JPH04140163A - 印刷装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、印刷装置に係り、特にホストコンビコータ等
の上位装置から送られてくる印刷データに基づいて用紙
上に印刷を行なう、いわゆるページプリンタに関するも
のである。

（ロ）従来の技術 一般に、ホストコンピュータから送られてくるデータに
基づいて印刷するページプリンタは第４図に示した用に
構成されている。即ち、−旦そのデータをページバッフ
ァとしてののシステムＲＡＭ（４）に格納し、その内容
に応じて、例えば文字コードの場合にはその文字のフォ
ントデータをフォントメモリ（５）より取り出し、通常
ＤＲＡＭで構成されるページメモリ（６）上の、用紙上
の印字位置に対応したアドレスにビットマツプ展開する
。１ペ一ジ分のビットマツプデータが作成されるとそれ
をビデオインタフェース（７）に転送し、そこでシリア
ルなビデオ信号に変換してプリンタエンジンへ送出する
。そして、プリンタエンジンはそのビデオ信号に応じて
ラスク走査して用紙上に印刷を行なう。

従来、ページメモリ（６）からビデオインターフエース
（７）へのビットマツプデータの転送は、マイクロプロ
セッサ（２）、あるいはスピードを要求する場合にはダ
イレクトメモリアクセス（ＤＭＡ）（図示せず）によっ
て、システムバス（９）（１０）を通して行なっていた
。

しかし、この方式では処理スピードに自ずと限界があり
、中・高速プリンタにはとても対応できるものではなか
った。

そこで、ページメモリを縦と横に幾つかのブロックに分
割して、ビットマツプデータを送出し終ったブロックに
次のページのデータをビットマツプ展開する方式が提案
されている（特開平２−３３５１号、特開昭６２−７５
６１号などに詳しい）。

（ハ）発明が解決しようとする課題 しかしながら、これらの方式ではそれぞれのブロック毎
にバスを切り換えたり、さらに高速化に対応する場合に
は、書き込みと読みだしを平行に行なうためにバスを二
重化する必要があるなど、複雑な回路構成となっている
。

しかも、書き込み、読みだしとも各ブロックに対して縦
と横の両方向のアドレスを比較しながらそれらを行なう
必要があるため、ソフトやハードによるアドレス管理も
簡便には行えないなどの問題があった。

本発明は、このような点を鑑み、ページメモリ周辺を簡
単な構成にして、且つ高速処理を可能にすることをその
課題とするものである。

（ニ）課題を解決するための手段 本発明は、ページメモリにＲＡＭポートとＳＡＭ（シリ
アルアクセスメモリ）ポートからなるデュアルポートメ
モリを採用し、その１ペ一ジ分のメモリを走査線に平行
な任意のブロックに分割して、描ｉ１（ビットマツプ展
開）やビットマツプデータ送出等の各処理を管理する構
成としたことを特徴とする。

（ホ）作用 上述した構成により、バスを二重化するなどの複雑な回
路を必要とせずに、ビットマツプデータ送出時でも、既
に送出し終わったブロックに次のページのデータを描画
することが可能となり、印刷データを高速に処理できる
ようになった。

また、ブロックのアドレス管理も走査線に対して垂直な
方向のみとなり、ソフトウェアで簡便に行えるようにな
った。

（へ）実施例 本発明の実施例の構成の中でページメモリとビデオイン
ターフェース周辺を第１図に、そして１ページの用紙上
の走査線データとそのページメモリ上の配置との対応を
第２図（ａ）、（ｂ）に示した。

但し、ここでは印刷する解像度を３００ｄｐｉとし、１
ページの用紙上の走査線数（Ｙ方向のドツト数）を３３
９２本、横（Ｘ）方向のドツト数を２４３２とした場合
を例に挙げる。以下、それらの図に沿って説明する。

まず、第２図（ａ）に示すように、１ページを仮想的に
走査線に平行に４個のブロックに分割すると、各ブロッ
クのページメモリ（２２）のＲＡＭポート上での配置は
、第２１！！１（ｂ）に示したようになる。

つまり、ページメモリ（２２）はデータ幅が１６ビツト
（１ワード）、カラムアドレス（ＣＡ）は９ビツト（５
１２）で構成されているため、１行当り１６Ｘ５］２・
８１９２ビツトのデータが納まることになり、ページメ
モリ（２２）のスタートが９例えば、ロウアドレス（Ｒ
Ａ）＝ｍ番地からであるとすると、第１番目のブロック
（８４８本目木目の走＊Ｕ＞はＲＡ＝ｔＨ２５１、ＣＡ
＝３８３までのワードアドレスを、第２番目のブロック
はそれからＲＡｇｍ＋５０３、ＣＡ＝２５５までを、第
３番目のブロックはそれからＲＡ＝ｍ＋７５５、ＣＡ＝
１２７までを、そして第４番目のブロックはＲＡ＝ｍ＋
１００７．　ＣＡ＝５１１までを占めることになる。

そして、ホストコンピュータから送られてくる印刷デー
タをそのようなページメモリ（２２）のＲＡＭポート上
にビットマツプ展開し、１ペ一ジ分のビットマツプデー
タが完成された後に、そのデータをプリンタエンジン（
２４）側へ送出する。

次にその一連の動作について述べる。

電源投入後、最初の１ページについては、１番目のブロ
ックから順々にクリアしながら印刷データを描画し、そ
して最後の４番目のブロックのビットマツプ展開が終了
した後、そのビットマップデータのビデオインターフェ
ース（２３）への転送を開始する。

その転送手順は、まずロウ、カラムの各アドレスをＲＡ
＝ｍ、　ＣＡ・０に設定してＲＡＭポートに対してリー
ド転送サイクルを行なうことによって、ＲＡＭポート内
の最初の行のデータ（ＲＡ＝ｉの行の８１９２ビツトの
データ）を−度に図中の矢印（２９）に示すようにＳＡ
Ｍポートへ転送する。そして、そのデータはビデオイン
ターフェースから供給されるシリアルクロック（２５）
に同期した１６ビツトのシリアルクロックとなって、バ
ス（２６）を介してシリアルにビデオインターフェース
（２３）へ送出され、ビデオインターフェース（２３）
内に有する若干のメモリ（ＦＩＦＯバッファ）へと蓄え
られる。さらに、そのデータはプリンタエンジン（２４
）側から送られてくるクロック（図示せず）に同期した
シリアルなビデオ信号となるように変換（並列直列変換
など）され、バス（２７）を介してプリンタエンジン（
２４）側へと出力される。

ビデオインタフェース（２３）は、データがビデオ信号
としてプリンタエンジン（２４）側へ送出されてＦＩＦ
Ｏバッファ内のデータが減るにつれて、その分だけペー
ジメモリ（２２）のＳＡＭポートからデータを取り込む
ようにＳＡＭポートへのクロック送出をコントロールす
る機能を持っている。また、ＳＡＭポートからのデータ
数をカウントしてＳＡＭポートが空になったかどうかを
判定する、つまり５１２ワードをカウントして、空にな
るとＭＰＵ（２１）に割り込みを掛けるカウンタ機能も
有している。そして、ＭＰＵ（２１）はその割り込みを
受けてＲＡｔｍ＋１゜ＣＡ・０に限定してリード転送サ
イクルを行ない、次の行の５１２ワードのデータをＳＡ
Ｍポートへ転送する。このような動作を繰り返して、最
終的にＲＡ・ｍ＋］ｏ０７の行のデータを転送し終ると
１ページ目の全データの送出が完了することになる。

ところで、第２図を見るとＲＡ＝ｍ＋２５１の行のデー
タ転送が終了すれば、第１番目のブロックのデータ転送
が完了するため、このブロックへの次ページデータの描
画が行えることが分かる。そこで、ＲＡ＝ｍの行から始
まったリード転送サイクルの回数をカウントしておき、
それが２５２回完了すると１番目のブロックをクリアし
て次のページのデータの描画を開始する。その際、第２
番目のブロックとの境界にかかるデータは、例えば第３
図（ａ）に示した文字り、Ｈのような場合には、次のブ
ロックの描画時にその描画を行なう必要がある。つまり
、２番目のブロック内の全データ転送完了後（ＲＡ＝ｍ
＋５０３の行のデータ転送終了後）、次ページの２番目
のブロックを描画する前に必要となるクリア動作によっ
て、既に描画されたり、Ｈのビットマツプデータが消去
されるのを防ぐのである。

そして、１番目のブロックの描画が終わると、今度は２
番目のブロックの描画へと移行し、そこで既に前ページ
の２番目のビットマツプデータ排出が完了していれば、
まずクリアした後で先に残された文字ｃｌ、ｅを描画し
、そうでなければデータ排出を待つことになる。

以後、次々と各ブロックのデータ排出をチエツクしなが
ら、クリア後、描画という動作を繰り返す、そして、２
番目、３番目以降についても先の１番目と同様に、ＭＰ
Ｕ（２１）は絶えず印刷データが各ブロック間の境界に
かかるか否かを判定して、またがる場合に番＝次ブロッ
クの描画時に繰り返して行なう。

また、各ブロックを描画する際に、前回つまり１ページ
目の描画時に何もデータを描画せずにクリアされたまま
のブロックがあれば、そのブロックのクリア動作は不要
となり、それを省略することによってさらなる処理時間
の短縮が実現できる。

そのため、ＭＰＵ（２１）は各ブロックへ描画が行なわ
れたかどうかもチエツクしておく。

上述したように、ビットマツプデータの排出が。

完了したブロックについては、即座にクリアして（必要
な場合のみ）、次ページデータを描画して行き、２ペー
ジ目のビットマツプデータが完成すると、再びそれをプ
リンタエンジンへ送出する。

そして、３ページ目以降についても同様な動作を繰り返
すことによって、連続した印刷を行なって行く。

ここで、２ページ目以降の描画処理は前ページのビット
マツプデータの排出と重なることになるが、ビットマツ
プデータの排出に係わるＭＰＵ（２１）の仕事は、割り
込みによるリード転送サイクルのみであるため、はとん
どの時間を次ページの描画に当てることができる。従っ
て、ビットマツプデータの排出と次ページデータの描画
が平行に処理でき、そのため高速印刷が可能となる。

このように、本実施例ではホストからのデータの取り込
み、そのデータの解析、描画、ビットマツプデータの排
出などを１つのＭＰＵ（２］）に行なわせているが、第
３図に示したように描画専用プロセッサを（４２）設け
て、それが管理するバス上にデュアルポートメモリ（２
２）やフォントメモリ（４３）を配置して、描画をその
プロセッサに行なわせる構成とすれば、さらなる高速処
理が望める。

（ト）発明の効果 以上述べたように、本発明によれば、デュアルポートメ
モリをページメモリとして用い、それを走査線に平行な
複数のブロックに分割して管理することで、簡単な回路
構成でビットマツプデータの排出と次ページデータの描
画を同時に実行することができ、高速な印刷処理が可能
となるなどその効果は大である。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図である。第２
図（ａ）は用紙１ページの走査線を示す模式図、第２図
（ｂ）はそのデータのメモリ上への割付を示す模式図で
ある。 第３図は本発明の他の実施例を示すブロック図である。 第４図は従来の構成例を示すブロック図である。 ２１；マイクロプロセッサ、 ２２；デュアルポートメモリ、 ２３；ビデオインタフェース、 ２４：プリンタエンジン、 ２５；シリアルクロック、 ２６；パラレルデータ、２７：ビデオ信号、４２；描画
プロセッサ。 第 ！ 図 第２ 図（旦） 第 図 第 図 Ｉ

Claims (1)

【特許請求の範囲】
1. （１）ＲＡＭポート及びシリアルアクセスメモリポート
   からなるデュアルポートメモリで構成されるページメモ
   リを少なくとも１ページ分有し、上位装置から送られて
   くる印刷データをそのページメモリ上にビットマップ展
   開した後、そのビットマップデータをプリント機構部側
   へ送出する手段と、印刷される用紙上の走査線の複数本
   毎に対応したブロックにページメモリを分割する手段と
   、各ブロックからプリンタ機構部側へビットマップデー
   タ送出が完了したか否かを判定する手段と、その送出が
   完了したブロックから順に次のページのデータのビット
   マップ展開を行なう手段とを備えたことを特徴とする印
   刷装置。