JPH05309875A

JPH05309875A - 印刷処理装置

Info

Publication number: JPH05309875A
Application number: JP11437392A
Authority: JP
Inventors: Tatsuo Owada; 達男大和田; Koichi Sato; 幸一佐藤
Original assignee: NEC Corp; NEC Data Terminal Ltd
Current assignee: NEC Corp; NEC Data Terminal Ltd
Priority date: 1992-05-07
Filing date: 1992-05-07
Publication date: 1993-11-22

Abstract

(57)【要約】【目的】ページ単位での印刷を行う印刷処理装置におい
て、印刷を行う２次元画像空間を無駄の無い少ない分量
のメモリに描画し印刷させる事を目的とする。【構成】印刷処理プログラムを装備したＣＰＵを含む画
像処理制御回路１と、印字すべき画素を含んでいる画像
ラインのみを描画する画像メモリ２と、各画像ラインが
印字すべき画像を含んでいるか否かを表わすライン情報
を記憶するラインフラグメモリ３と、用紙に対しての印
字を行う印字制御回路６と、前記ライン情報に応じて前
記画像メモリの読み出しデータあるいは空白ラインの画
像データの一方を印字制御装置６に与える切替え手段の
アンドゲート群５と、印字時に印字制御回路６へ画像デ
ータを与えるタイミングを制御する画像データ制御回路
４とを具備している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は印刷処理装置に関し、特
に画像メモリ内に２次元の画像空間を設定して印刷画像
の描画を行い、それを印刷する印刷処理装置に関する。

【０００２】

【従来の技術】従来のこの種の印刷処理装置の描画方式
は、図８のブロック図に示すように、印刷しようとする
画像のビットパターンを画像メモリ７２内に想定した２
次元画像空間に描画し、印刷制御回路７３に印字開始命
令を出すプロセッサ（ＣＰＵ）を含む画像処理制御回路
７１と、画像処理制御回路７１からアクセスされ、印刷
画像を記憶する画像メモリ７２と、画像処理制御回路か
らの命令に応じて、印刷同期信号を画像処理制御回路７
１に出力し、これに同期して送られてくる印刷画像デー
タを印刷処理する印刷制御回路７３とで構成される。

【０００３】その動作時には、画像処理制御回路７１
が、例えば図２に示すような画像を印刷する場合、画像
メモリ７２内に、図２と同様の２次元画像を、論理回路
で一般的に用いられる、アドレス／データバスや、リー
ド／ライト信号線等を含んでいるアクセス信号７４を通
じて、図９に示すようなビットパターンを描画する。図
９には、印刷画像をＸサイズ１６ドット、Ｙサイズ１８
ラインの２値化２次元画像として描画する場合を例示し
てある。

【０００４】上述の描画が終了すると、画像処理制御回
路７１は、印刷制御回路７３に対しアクセス信号線７４
を通じて印刷開始命令を出す。これに応じて印刷制御回
路は、画像処理制御回路７１に対して印刷同期信号を出
力し、画像データの入力を要求する。

【０００５】画像処理制御回路７１は、入力された印刷
同期信号に同期させながら、画像メモリ７２内に描画し
てある画像データを、先頭アドレスから順次に読み出
し、印刷制御回路７３に与えて印刷を行わせる。

【０００６】

【発明が解決しようとする課題】上述した従来の印刷処
理装置の描画方式では、印刷画像を画像メモリ内に２値
化２次元画像としてそっくり取り込む形で描画する為、
印刷画像パターン中で、実際に用紙に対して印字される
要素が少ない場合でも、印刷画像空間分のサイズに相当
する画像メモリの容量が必要になってしまうという欠点
がある。

【０００７】

【課題を解決するための手段】本発明の印刷処理装置
は、印刷処理プログラムを装備したＣＰＵを含む画像処
理制御回路と、印字すべき画素を含んでいる画像ライン
のみを描画する画像メモリと、各画像ラインが印字すべ
き画素を含んでいるか否かを表わすライン情報を記憶す
るラインフラグメモリと、用紙に対しての印字を行う印
字制御回路と、前記ライン情報に応じて前記画像メモリ
から読み出した画像データあるいは空白のラインの画像
データの一方を前記印字制御回路に接続して印字させる
切替え手段と、印字時に前記印字制御回路へ与える画像
データのタイミングを制御する画像データ制御回路とを
備えている。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００９】図１は、本発明の第１の実施例のブロック
図である。

【００１０】画像処理制御回路１は、内蔵のＣＰＵか
ら、アクセス信号線７を通じて、画像データの画像メモ
リ２への描画、ラインフラグメモリ３へのフラグの設
定、画像データ制御回路４の制御、ならびに印刷制御回
路６の制御を行う。

【００１１】画像メモリ２は、印刷を行う画像データ
を、描画するためのメモリであり、ラインフラグメモリ
３は、印刷される画像データの仮想２次元空間のＹ
（縦）方向ライン情報を設定するためのメモリである。

【００１２】画像データ制御回路４は、画像処理制御回
路１から、印刷起動をかけられると、印刷制御回路６か
ら印刷時に送出される印刷同期信号であるＤＲ０，ＳＯ
１信号に同期しながら、アクセス信号線７を通じ、画像
メモリ２及びラインフラグメモリ３からそれぞれ画像デ
ータ及びライン情報を読み出して、アンドゲート群５を
制御しながら、印刷制御回路６に印刷の為の画像データ
を与える。すなわち画像データ制御回路は、印刷制御回
路６から、ＳＯ１信号が入力された時に、ライン情報
（ラインフラグ）を読み出し、ラインフラグが“０”な
らばＳＥ１信号をロウレベルとし、ラインフラグが
“１”ならばＳＥ１信号をハイレベルとし、後続のＳＯ
１信号の入力によってラインフラグを読み出すまで、そ
のＳＥ１信号を保持して出力し続ける。

【００１３】アンドゲート群５は、画像データ制御回路
４からのＳＥ１信号で制御され、印刷制御回路６に対
し、画像メモリ２から読み出された画像データか、もし
くは印刷制御回路６に空白分のライン送りをさせるため
の固定データかのどちらかを、印刷制御回路６に与え
る、８個のアンドゲート（８ビット分）であり、８個の
ゲート全てのＳ端子には画像データ制御回路からのＳＥ
１信号が入力され、またＡ１端子にはアクセス信号線７
からの８ビットの画像データが入力される。従って、Ｓ
Ｅ１信号のロウレベル時には、アンドゲート群５のＢ０
端子出力も８ビット全てロウレベルになる。

【００１４】印刷制御回路６は、画像処理制御回路１か
らの制御に応じて印刷を開始する。その際、印刷する画
像のＸ（横）方向の画素（８ビット単位）のデータを要
求する水平同期信号ＤＲ０と、Ｙ（縦）方向のラインの
開始を示す垂直同期信号ＳＯ１を出力しながら、アンド
ゲート群のＢ０端子から与えられる画像データを印刷す
る。Ｂ０端子から与えられるデータ（８ビット単位）の
ビットが、“１”の場合には黒点を印刷し、また“０”
の場合には空白送りする。

【００１５】アクセス信号線７には、画像処理制御回路
１及び画像データ制御回路４が、画像メモリ２、ライン
フラグメモリ３、アンドゲート群５、印刷制御回路６に
対し、データのリード／ライト等を行うための、アドレ
ス／データバスやリード／ライト信号線等が含まれてい
る。

【００１６】印刷動作時には、例えば図２に示すよう
に、用紙の左上部分に文字“Ａ”，“Ｂ”を描画する
が、その文字の位置が、仮想２次元空間上のＹ方向の何
ライン目の位置にくるかを、画像描画位置算出処理５３
で元める。（図３の場合には、２ライン目から６ライン
目までを占める事が求められる。）この結果から、ライ
ンフラグセット処理５４で、アクセス信号線７を通じ
て、ラインフラグメモリ３内に、Ｙ方向分のフラグ領域
の２ライン目から６ライン目までのビットを“１”と設
定する。その後、画像描画処理５５で、画像メモリ２に
対し、図４に示す様に、文字“Ａ”、“Ｂ”の（黒点と
して印刷される）部分のライン分だけ描画する。（本例
では、図４に示す様に“Ａ”、“Ｂ”を画像メモリ２内
のワードアドレス０番地から４番地にわたり、描画す
る。）その後、判断処理５６で、まだ描画すべきデータ
があるか否かを判断する。本例では、まだ文字“Ｃ”、
“Ｄ”があるので、画像描画位置算出処理５３に戻り、
文字“Ａ”、“Ｂ”の場合と同様に、文字“Ｃ”、
“Ｄ”の描画位置を求め、それに対応するラインフラグ
のビットを１とし、画像メモリ２に描画を行う。（本例
では、文字“Ｃ”、“Ｄ”は、図３に示す様に１３ライ
ン目から１７ライン目まで掛かるので、それに対応する
ラインフラグメモリ３のフラグをセットし、図４に示す
様に画像メモリ２内の、先に描画した文字“Ａ”、
“Ｂ”に続くワードアドレス５番地から９番地にわたり
描画される。）文字“Ｃ”、“Ｄ”の描画後、判断処理
５６では、描画データ無しと判断され、画像処理制御回
路１は、画像データ制御回路４に対して、画像メモリ２
内の描画データの先頭アドレスを、アクセス信号線７を
通じて、描画データ先頭アドレスセット処理５７でセッ
トする。（本例では、図４より０番地となる。）画像デ
ータ制御回路４は、印刷時、描画データを前述の先頭ア
ドレスから読み出す。次に、画像処理制御回路１は、画
像データ制御回路印刷起動処理５８で画像データ制御回
路に対して印刷起動の指示を出す。この指示を受けた画
像データ制御回路４は、印刷制御回路６からＤＲ０，Ｓ
Ｏ１信号が入力されるまで、待機状態となる。

【００１７】次に、画像処理制御回路１は、印刷制御回
路印刷起動処理５９で、印刷制御回路６に対し、印刷画
像の２次元の大きさ（本例では、図３に示す様に、Ｘ方
向＝１６ドット、Ｙ方向＝１８ラインである。）を設定
し、印刷起動をかける。印刷起動をかけられた印刷制御
回路６は、垂直同期用のＳＯ１信号３水平同期用のＤＲ
０信号を画像データ制御回路４に対し、図６に示す様な
タイミングで出力し、印刷の為の画像データを要求す
る。ＳＯ１信号は、ハイでアクティブを表わし、水平方
向１ラインの印刷の開始を示す信号で、１ラインの印刷
の開始毎に出力される。ＤＲ０信号は、ロウでアクティ
ブを表わし、水平画素に対する印刷画像データを要求す
る信号で、８ビット毎に出力され、信号の立ち上がりの
タイミングで、アンドゲート群５のＢ０端子から入力さ
れた印刷画像データを水平方向８ビット分の画像として
印刷する。

【００１８】まず、図６のＴ１のタイミングでは、１ラ
インの開始を示すＳＯ１信号が、画像データ制御回路４
に対して出力される。画像データ制御回路４は、すでに
印刷起動を画像処理制御回路１からかけられているの
で、ＳＯ１信号の開始指示に応じて、アクセス信号線７
を通じてラインフラグメモリ３から１ライン目に対応す
るラインフラグの情報を読み出す。（本例では、図３に
示す様に、１ライン目に対するラインフラグは“０”と
なっている。）ラインフラグの情報として、“０”を読
み出した画像データ制御回路４は、アンドゲート群５に
対するＳＥ１審号を、ロウレベルとする。これに応じて
アンドゲート群５は、８ビット全て“０”の、印刷制御
回路で空白として吸われる固定データを、Ｂ０端子に出
力する。

【００１９】続いて図６のＴ２のタイミングでは、印刷
制御回路６は、印刷画像のＸ方向のビット数が、１６ビ
ット（２バイト）であり、１回のＤＲ０信号で８ビット
（１バイト）の印刷画像データを取り込むため、１ライ
ンの印刷を行うために、ＤＲ０信号を２回にわたり画像
データ制御回路に対し出力してくるが、アンドゲート群
５は、８ビット全て０のデータを、印刷制御回路６に与
え続けている為、１ライン目は空白ラインとして印刷処
理される。

【００２０】次に、図６のＴ３のタイミングで、印刷制
御回路６は、２ライン目の印刷の開始を示すＳＯ１信号
を、画像データ制御回路４に入力してくる。画像データ
制御回路は、２ライン目に対応するラインフラグを、ラ
インフラグメモリ３から読み出す。図３に示す様に、２
ライン目に対するラインフラグは、描画データがあるの
で、“１”となっている。従って、画像データ制御回路
２，）３アンドゲート群５に与えるＳＥ１信号をハイレ
ベルとする。続くＴ４のタイミングで、印刷制御回路６
は、２ライン目の印刷画像データを要求する為のＤＲ０
信号を２回（２バイト分）出力してくる。ラインフラグ
が“１”であると判断している画像データ制御回路４
は、描画データ先頭アドレスセット処理５７でセットさ
れた画像メモリ２内のアドレスから、描画データを８ビ
ット（１バイト）単位で読み出し、アンドゲート群５の
Ａ１端子に与える。本例では、２ライン目の最初のＤＲ
０信号の、立ち下がりタイミングで、図４に示す画像メ
モリ２のワードアドレス０番地の下位バイト（０〜７ビ
ット目）の描画データＷ１Ｌを読み出し、アンドゲート
群５のＡ１端子に与える。アンドゲート群５のＳ端子に
はハイレベルが入力されているので、Ｂ０端子にはＡ１
端子に入力された描画データＷ１Ｌが出力され、印刷制
御回路６に与えられる。

【００２１】印刷制御回路６は、ＤＲ０信号の立ち上が
りタイミングで、アンドゲート群５のＢ０端子から出力
されている画像データを取り込み印刷を行う。

【００２２】２回目のＤＲ０信号が入力されると、画像
データ制御回路４は、先に読み出した描画データに続く
データ（本例では、ワードアドレス０番地の上位バイト
（８〜１５ビット目のデータ）Ｗ１Ｈを読み出し、１回
目のＤＲ０信号の時と同様に、印刷制御回路６に与え、
印刷させる。こうして、２ライン目の文字画像パターン
が印刷される。

【００２３】３ライン目以降も、上述の１，２ライン目
と同様に、画像データ制御回路４は、ＳＯ１，ＤＲ０信
号に同期しながら、ラインフラグメモリ３内のラインフ
ラグを印刷ライン毎にチェックし、空白ライン印刷用の
“０”固定データを与えるか、画像メモリ２内の、先に
読み出したアドレスに続くアドレスから読み出した描画
データを与えるかを、アンドゲート群５に与えるＳＥ１
信号により制御し、印刷制御回路６に印刷画像データを
図３の１８ライン目まで繰り返し与えて、図２に示す様
な印刷結果を得る。

【００２４】画像処理制御回路１は、判断処理５Ａで、
印刷制御回路６の印刷処理が終了した事を確認すると、
一連の印刷処理を終了する。

【００２５】図７は、本発明の第２の実施例のブロック
図である。

【００２６】本実施例は、第１の実施例（図１参照）に
おけるアンドゲート群５の代りにセレクタ１５を接続し
た構成をもつ。セレクタ１５は、画像データ制御回路か
らのＳＥ１信号で制御され、印刷制御回路６に対し、画
像メモリ２から読み出された画像データＡ１か、もしく
は印刷制御回路に空白分のライン送りさせるための固定
データＡ０かのどちらかを、印刷制御回路６に与える。

【００２７】印刷時には、第１の実施例の場合と同様
に、画像データ制御回路４が、ＳＯ１，ＤＲ０信号に同
期しながら、ラインフラグメモリ３内のラインフラグを
印刷ライン毎にチェックし、空白ライン印刷用の“０”
固定データを与えるか、画像メモリ２内から読み出した
描画データを与えるかを、セレクタ５に与えるＳＥ１信
号により選択制御し、印刷制御回路６にその選択した印
刷画像データを与えて印刷結果を得る。

【００２８】以上説明したごとく、同一面積の印刷画像
２次元空間（図３および図９参照）に対し、従来方式で
は１８ワード分の画像メモリ量を必要とするが、本発明
の第１および第２の実施例のいずれでも、ラインフラグ
の１８ビットと、図４の１０ワード分の画像メモリ量で
済むので、従来方式よりも６ワード１４ビット（１ワー
ド＝１６ビットとする）だけメモリ量を節約できる。

【００２９】

【発明の効果】以上説明したように本発明によれば、印
刷画像２次元空間を、ラインフラグと印刷文字を含んで
いるラインだけを描画した画像パターンとで構成し、印
刷処理を行う為、従来方式よりも小さな画像メモリ空間
で、印刷画像２次元空間の印刷が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図。

【図２】従来および本発明の方式にて印刷する画像を例
示する正面図。

【図３】本発明の実施例における２値化２次元画像とラ
インフラグとの関係を示すビットパターン図。

【図４】本発明の実施例の画像メモリ内に描画される２
値化２次元画像のビットパターン図。

【図５】本発明の実施例のプログラムのフローチャー
ト。

【図６】本発明の実施例の印刷動作時のタイミングチャ
ート。

【図７】本発明の実施例のブロック図。

【図８】従来方式のブロック図。

【図９】従来方式での画像メモリ内に描画される２値化
２次元印刷画像のビットパターン図。

【符号の説明】

１画像処理制御回路２画像メモリ３ラインフラグメモリ４画像データ制御回路５アンドゲート群６印字制御回路７アクセス信号線１５セレクタ

Claims

【特許請求の範囲】

【請求項１】印刷処理プログラムを装備したＣＰＵを
含む画像処理制御回路と、印字すべき画素を含んでいる
画像ラインのみを描画する画像メモリと、各画像ライン
が印字すべき画素を含んでいるか否かを表わすライン情
報を記憶するラインフラグメモリと、用紙に対しての印
字を行う印字制御回路と、前記ライン情報に応じて前記
画像メモリから読み出した画像データあるいは空白のラ
インの画像データの一方を前記印字制御回路に接続して
印字させる切替え手段と、印字時に前記印字制御回路へ
与える画像データのタイミングを制御する画像データ制
御回路とを備えていることを特徴とする印刷処理装置。
【請求項２】前記切替え手段はアンドゲート群である
請求項１記載の印刷処理装置。
【請求項３】前記切替え手段はセレクタである請求項
１記載の印刷処理装置。