JPS6198439A - プリンタ装置 - Google Patents
プリンタ装置Info
- Publication number
- JPS6198439A JPS6198439A JP59219371A JP21937184A JPS6198439A JP S6198439 A JPS6198439 A JP S6198439A JP 59219371 A JP59219371 A JP 59219371A JP 21937184 A JP21937184 A JP 21937184A JP S6198439 A JPS6198439 A JP S6198439A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- storage means
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はラスター走査方式のプリンタ装置に係シ、特に
ワードプロセッサ、各種処理装置等の出力装置として使
用するに好適なプリンタ装置に関する。
ワードプロセッサ、各種処理装置等の出力装置として使
用するに好適なプリンタ装置に関する。
従来技術
従来のラスター走査方式のプリンタ装置にあっては、プ
リンタの印字速度を低下させないために、外部装置から
入力される印字データがベーノ単位に記憶されるページ
メモリまたは、ページメモリより転送される印字データ
が記憶・蓄積される出力バッファメモリの記憶領域を。
リンタの印字速度を低下させないために、外部装置から
入力される印字データがベーノ単位に記憶されるページ
メモリまたは、ページメモリより転送される印字データ
が記憶・蓄積される出力バッファメモリの記憶領域を。
２ベ一ソ分または２行分、用意して一方を印字出力用に
使用し、他方を次に印字出力すべきデータを格納するた
めに使用していた。
使用し、他方を次に印字出力すべきデータを格納するた
めに使用していた。
したがって、メモリの記憶容量が増加し、コスト高にな
るという欠点があった。
るという欠点があった。
目的
本発明はこのような従来技術の欠点を解消し、小容量の
メモリで印字速度を低下させることなく、印字すること
ができるプリンタ装置を提供することを目的とする。
メモリで印字速度を低下させることなく、印字すること
ができるプリンタ装置を提供することを目的とする。
構成
本発明は、外部装置よ多入力される印字データが記憶さ
れる第１の記憶手段と、該第１の記憶手段より転送され
た印字データが記憶される第２の記憶手段と、印字文字
のト°ットイメージデータが記憶されている第３の記憶
手段とを含んで構成され、ラスター走査のための同期信
号により作成されるプリント面上の位置情報を前記第２
の記憶手段にアドレスデータとして与え、第３の記憶手
段より読み出したド、トイメーノデータをラスター信号
として出力するプリンタ装置において、印字出力する際
に第２の記憶手段から印字データを読み出すためのアド
レスデータと該第２の記憶手段に第１の記憶手段からの
印字データを転送するためのアドレスデータとを、１主
走査期間内で有効画像出力時と無効画像出力時とで切換
える切換手段を有することを特徴とするものである。
れる第１の記憶手段と、該第１の記憶手段より転送され
た印字データが記憶される第２の記憶手段と、印字文字
のト°ットイメージデータが記憶されている第３の記憶
手段とを含んで構成され、ラスター走査のための同期信
号により作成されるプリント面上の位置情報を前記第２
の記憶手段にアドレスデータとして与え、第３の記憶手
段より読み出したド、トイメーノデータをラスター信号
として出力するプリンタ装置において、印字出力する際
に第２の記憶手段から印字データを読み出すためのアド
レスデータと該第２の記憶手段に第１の記憶手段からの
印字データを転送するためのアドレスデータとを、１主
走査期間内で有効画像出力時と無効画像出力時とで切換
える切換手段を有することを特徴とするものである。
すなわち、プリンタの主走査と次の主走査との間の再同
期に要する時間を利用、し、第１の記憶手段（例えばペ
ージメモリ）から第２の記憶手段（例えば出カバ、ファ
メモリ）に間歇的に印字データを転送することにより、
従来に比して印字速度を低下させることなくメモリの記
憶容量の低減を図ったものである。
期に要する時間を利用、し、第１の記憶手段（例えばペ
ージメモリ）から第２の記憶手段（例えば出カバ、ファ
メモリ）に間歇的に印字データを転送することにより、
従来に比して印字速度を低下させることなくメモリの記
憶容量の低減を図ったものである。
本発明の構成について以下、実施例に基づいて説明する
。第１図には本発明に係るプリンタ装置の一実施例の構
成が示されておシ、同図に ！おいて外部インターフ
ェイス１０は印字データを入力するための外部装置１２
とＣＰＵモノニール１４との間のデータの授受を行う。
。第１図には本発明に係るプリンタ装置の一実施例の構
成が示されておシ、同図に ！おいて外部インターフ
ェイス１０は印字データを入力するための外部装置１２
とＣＰＵモノニール１４との間のデータの授受を行う。
ＣＰＵモジュール１４はＣＰＵの他に固定データやプロ
グラムが記憶されているプログラムメモリ、データを一
時的に記憶し、演算領域として使用されるワークメモリ
等から構成されている。
グラムが記憶されているプログラムメモリ、データを一
時的に記憶し、演算領域として使用されるワークメモリ
等から構成されている。
更に外部インターフェイス１０．ＣＰＵ％ツユ−、ル１
４、ページメモリ１６及びプリンタインターフェイス１
Ｂはデータバス７０．アドレス／コントロールバス７２
を介して相互に接続されている。
４、ページメモリ１６及びプリンタインターフェイス１
Ｂはデータバス７０．アドレス／コントロールバス７２
を介して相互に接続されている。
プリンタインターフェイス１８は主としてプリンタ２０
の駆動部を含む制御系から構成されている。
の駆動部を含む制御系から構成されている。
また波−ソメモ’Ｊ１６から転送される印字データが記
憶される出力バッファメモリ３０．印字文字のドントイ
メージデータが記憶されるフォントメモリ４０はそれぞ
れ、データセレクタ２４．２６を介してデータバス７０
．アドレス／コントロールバス７２ Ｋｍ続サす、 Ｃ
ＰＵモジュール１４に接続されると共に、文字発生制御
部（以下、ＣＧＣと略称する）５０とも接続されている
。データセレクタ２６とプリンタ２０との間にはフォン
トメモＩＪ ４ Ｑから読み出された印字文字のドント
イメーノの並列データを直列データに変換する並直列変
換器６０が設けられている。
憶される出力バッファメモリ３０．印字文字のドントイ
メージデータが記憶されるフォントメモリ４０はそれぞ
れ、データセレクタ２４．２６を介してデータバス７０
．アドレス／コントロールバス７２ Ｋｍ続サす、 Ｃ
ＰＵモジュール１４に接続されると共に、文字発生制御
部（以下、ＣＧＣと略称する）５０とも接続されている
。データセレクタ２６とプリンタ２０との間にはフォン
トメモＩＪ ４ Ｑから読み出された印字文字のドント
イメーノの並列データを直列データに変換する並直列変
換器６０が設けられている。
上記構成において、外部装置１２より外部インターフェ
イスｌＯを介して文字コードが入力されると、文字コー
ドはＣＰＵモノニール１４により各文字コードに対応す
るドットイメーノデータが格納されているフォントメモ
リ４０における記憶エリアの先頭アドレスを示す印字デ
ータ（内部コード）に変換され、且つ外部装置１２よ多
入力される制御コードに従って４−ツメモリ１６に二次
元的に格納される。
イスｌＯを介して文字コードが入力されると、文字コー
ドはＣＰＵモノニール１４により各文字コードに対応す
るドットイメーノデータが格納されているフォントメモ
リ４０における記憶エリアの先頭アドレスを示す印字デ
ータ（内部コード）に変換され、且つ外部装置１２よ多
入力される制御コードに従って４−ツメモリ１６に二次
元的に格納される。
ここでドノトイメーノデータが格納されるフォントメモ
リ４０は予めド、トイメーノデータが格納されているＲ
ＯＭでもよいし、また必要時に外部装置１２よりト、ト
イメーノデータが書き込めるＲＡＭで構成してもよい。
リ４０は予めド、トイメーノデータが格納されているＲ
ＯＭでもよいし、また必要時に外部装置１２よりト、ト
イメーノデータが書き込めるＲＡＭで構成してもよい。
さて、ページメモリ１６に１ペ一ソ分の印字データが格
納された時点で、それからデータセレクタ２４を介して
出力バッファメモリ３０に１行分だけの印字データが転
送され、印字動作が開始される。プリンタ２０による印
字動作中では出力バッファメモリ３０は、後述するよう
に１主走査期間内においてＣＰＵモノニール１４のＣＰ
Ｕによりアクセスされる期間とＣＧＣ５０によりアクセ
スされる期間とが交互にある。ＣＰＵモノニール１４の
ＣＰＵによりアクセスされる期間はプリンタ２０の主走
査の再同期に要する時間を利用したものであり、この期
間を利用して次に印字するための１行分の印字データを
少しづつ複数回にわた）、出力バッファメモリ３０に格
納する。
納された時点で、それからデータセレクタ２４を介して
出力バッファメモリ３０に１行分だけの印字データが転
送され、印字動作が開始される。プリンタ２０による印
字動作中では出力バッファメモリ３０は、後述するよう
に１主走査期間内においてＣＰＵモノニール１４のＣＰ
Ｕによりアクセスされる期間とＣＧＣ５０によりアクセ
スされる期間とが交互にある。ＣＰＵモノニール１４の
ＣＰＵによりアクセスされる期間はプリンタ２０の主走
査の再同期に要する時間を利用したものであり、この期
間を利用して次に印字するための１行分の印字データを
少しづつ複数回にわた）、出力バッファメモリ３０に格
納する。
一方、ＣＧＣ５０により出力パッファメモリ３０がアク
セスされる期間はデータセレクタ２４にＦ よ、９
ＣＰＵモジュール１４のＣＰＵ側のデータバス７０及び
アドレス／コントロールバス７２と出カパッファメモリ
３０側とは切り離され、ＣＧＣ５０よりアドンスデータ
がデータセレクタ２４のアドレス部２４Ｂを介して出力
バッファメモリ３０に与えられる。すなわち、ＣＧＣ５
０はシリンド面上を走査するだめのラスター同期信号１
００のパルス数を計数し゛て得られるプリント面上の印
字位置情報をアドレスデータ１０２として出力バッファ
メモリ３０をアクセスして印字データを読み出す。そし
てこの読み出された印字データをフォントメモリ４０に
おける該当する印字文字のドツトイメージデータが格納
されているその先頭アドレスである上位アドレス１０４
とし、且つＣＧＣ５０から与えられるプリント面におけ
る主走査線番号（後述する。）を示すラインアドレスを
下位アドレス１０６．！：してデータセレクタ２６のア
ドレス部２６Ｂを介してドツトイメージデータが格納さ
れているアドレスを指定し、ドツトイメージデータをデ
ータセレクタ２６のデータ部２６Ａを介して読み出
！す。この読み出されたドツトイメージデータは並
直列変換器６０により直列データに変換されてプリンタ
２０に出力され、印字動作が行われる。
セスされる期間はデータセレクタ２４にＦ よ、９
ＣＰＵモジュール１４のＣＰＵ側のデータバス７０及び
アドレス／コントロールバス７２と出カパッファメモリ
３０側とは切り離され、ＣＧＣ５０よりアドンスデータ
がデータセレクタ２４のアドレス部２４Ｂを介して出力
バッファメモリ３０に与えられる。すなわち、ＣＧＣ５
０はシリンド面上を走査するだめのラスター同期信号１
００のパルス数を計数し゛て得られるプリント面上の印
字位置情報をアドレスデータ１０２として出力バッファ
メモリ３０をアクセスして印字データを読み出す。そし
てこの読み出された印字データをフォントメモリ４０に
おける該当する印字文字のドツトイメージデータが格納
されているその先頭アドレスである上位アドレス１０４
とし、且つＣＧＣ５０から与えられるプリント面におけ
る主走査線番号（後述する。）を示すラインアドレスを
下位アドレス１０６．！：してデータセレクタ２６のア
ドレス部２６Ｂを介してドツトイメージデータが格納さ
れているアドレスを指定し、ドツトイメージデータをデ
ータセレクタ２６のデータ部２６Ａを介して読み出
！す。この読み出されたドツトイメージデータは並
直列変換器６０により直列データに変換されてプリンタ
２０に出力され、印字動作が行われる。
次に第１図に示した本発明に係るプリンタ装置の一実施
例の要部の具体的構成を第２図に示す。同図において同
一の機能部には同一の符号を付しである。
例の要部の具体的構成を第２図に示す。同図において同
一の機能部には同一の符号を付しである。
さて、本実施例ではバッファメモリ３０は説明の便宜上
、有効アドレス範囲（印字データを書き込みまたは読み
出すのに必要なアドレス範囲を称するものとする。）が
２分割されているものとする。同図においてデータセレ
クタ２６、外部装置１２、外９部イノターフェイス１０
、ＣＰＵモノニール１４の一部、ベーソメモリ１６、プ
リンタインターフェイス１８及びプリンタ２０は図示さ
れていない。以下、ＣＰＵと述べる場合、第１図のＣＰ
Ｕモジュール１４に内蔵されたＣＰＵを示す。ＣＰＵ側
からの読出し信号及び書込み信号はＣＰＵモジュール１
４に内蔵されているダート回路２００を介してデータセ
レクタ２４におけるデータ部２４Ａの読み出し可能端子
ＲＤ、あるいは出力バッファメモリ３０の書き込み可能
端子ＷＲに入力され、またＣＰＵ側からの制御信号が前
記データセレクタ２４のデータ部２４Ａにおけるイネー
ブル端子ＥＮに入力されるように構成されている。
、有効アドレス範囲（印字データを書き込みまたは読み
出すのに必要なアドレス範囲を称するものとする。）が
２分割されているものとする。同図においてデータセレ
クタ２６、外部装置１２、外９部イノターフェイス１０
、ＣＰＵモノニール１４の一部、ベーソメモリ１６、プ
リンタインターフェイス１８及びプリンタ２０は図示さ
れていない。以下、ＣＰＵと述べる場合、第１図のＣＰ
Ｕモジュール１４に内蔵されたＣＰＵを示す。ＣＰＵ側
からの読出し信号及び書込み信号はＣＰＵモジュール１
４に内蔵されているダート回路２００を介してデータセ
レクタ２４におけるデータ部２４Ａの読み出し可能端子
ＲＤ、あるいは出力バッファメモリ３０の書き込み可能
端子ＷＲに入力され、またＣＰＵ側からの制御信号が前
記データセレクタ２４のデータ部２４Ａにおけるイネー
ブル端子ＥＮに入力されるように構成されている。
更にＣＰＵ側からはアドレスデー、夕がデータセレクタ
２４のアドレス部２４Ｂに入力されるように構成されて
いる。
２４のアドレス部２４Ｂに入力されるように構成されて
いる。
一方、ＣＧＣ５０は出力バッファメモリ３０において２
分割された記憶領域のいずれかを指定する、換言すれば
出力バッファメモ１Ｊ３０の記憶領域指定用上位アドレ
スを示すデータを与える２進カウンタ２０２、データの
格納アドレス指定用下位アドレスを示すデータを与える
文字カウンタ２０４、ラインカウンタ２０６、ド。
分割された記憶領域のいずれかを指定する、換言すれば
出力バッファメモ１Ｊ３０の記憶領域指定用上位アドレ
スを示すデータを与える２進カウンタ２０２、データの
格納アドレス指定用下位アドレスを示すデータを与える
文字カウンタ２０４、ラインカウンタ２０６、ド。
トカウンタ２０８、及びアドレスセレクタ２４のアドレ
ス部２４Ｂによりアドレス指定なＣＰＵ側かＣＧＣ側か
のいずれかに切り換えるためのアドレス切換信号を出力
するタイミング回路２１０を含んで構成されている。
ス部２４Ｂによりアドレス指定なＣＰＵ側かＣＧＣ側か
のいずれかに切り換えるためのアドレス切換信号を出力
するタイミング回路２１０を含んで構成されている。
ドツトカウンタ２０８は指定されたフォントメモリ４０
の幅方向（プリント面における文字方向）の−文字分の
有効ドツト数を与え、その設定値に計数値が達すると、
並直列変換器６０に次のデータをセットすると同時に文
字カウンタ２０４を歩進させる。ここでドツトカウンタ
２０８には主走査有効期間を示す主走査有効信号ＬＧＡ
Ｔ Ｅを、ケ９−ト信号としてビデオ同期クロックＷ
ｃＬＫがそれぞれ入力される（第３図（Ｃ） 、 （Ｄ
） ）。
の幅方向（プリント面における文字方向）の−文字分の
有効ドツト数を与え、その設定値に計数値が達すると、
並直列変換器６０に次のデータをセットすると同時に文
字カウンタ２０４を歩進させる。ここでドツトカウンタ
２０８には主走査有効期間を示す主走査有効信号ＬＧＡ
Ｔ Ｅを、ケ９−ト信号としてビデオ同期クロックＷ
ｃＬＫがそれぞれ入力される（第３図（Ｃ） 、 （Ｄ
） ）。
ラインカウンタ２０６は副走査（印字用紙が移動される
操作）の範囲を示す副走査信号ＦＳＹＮＣをケ゛−ト信
号として、主走査線数を示す主走査同期信号ＬＳＹＮＣ
を取シ込み、指定されたフォントメモリ４０の主走査線
番号（ラインアドレス）を与え、１行分（複数の主走査
線より構成されている。）の幅の走査（主走査）が終了
すると２進カウンタ２０２を歩進させる（第３図（Ａ）
。
操作）の範囲を示す副走査信号ＦＳＹＮＣをケ゛−ト信
号として、主走査線数を示す主走査同期信号ＬＳＹＮＣ
を取シ込み、指定されたフォントメモリ４０の主走査線
番号（ラインアドレス）を与え、１行分（複数の主走査
線より構成されている。）の幅の走査（主走査）が終了
すると２進カウンタ２０２を歩進させる（第３図（Ａ）
。
鬼
、 （Ｂ））、ｊ０２進″０ｙＪ２０２は２分
割された出カバソファメモリ３０のいずれが一方の記憶
領域な、１行分の幅の走査（主走査）が終了する毎に交
互に選択するように機能する。
割された出カバソファメモリ３０のいずれが一方の記憶
領域な、１行分の幅の走査（主走査）が終了する毎に交
互に選択するように機能する。
またタイミング回路２１０では主走査線番号ＬＧＡＴＥ
＋副走査信号ＦＳＹＮＣ及び主走査同期信号ＬＳＹＮ
Ｃが取シ込まれ、アドレス切換信号（ＣＰＵ／ＣＧＣ信
号）が主走査同明信号ＬＳ ＹＮＣの前隊から主走査有
効信号ＬＧＡＴＥの後縁までで切り換わるように作成さ
れる（第３図（Ｅ））。ここで副走査信号ＦＳＹＮＣが
入力されない場合は常にＣＰＵ動作が可能となるように
構成されている。
＋副走査信号ＦＳＹＮＣ及び主走査同期信号ＬＳＹＮ
Ｃが取シ込まれ、アドレス切換信号（ＣＰＵ／ＣＧＣ信
号）が主走査同明信号ＬＳ ＹＮＣの前隊から主走査有
効信号ＬＧＡＴＥの後縁までで切り換わるように作成さ
れる（第３図（Ｅ））。ここで副走査信号ＦＳＹＮＣが
入力されない場合は常にＣＰＵ動作が可能となるように
構成されている。
第３図（Ｅ）に示すようにＣＰＵ／ＣＧＣ信号における
期間輻では出力バッファメモリ３０の一方の記憶領域に
対してＣＧＣ５０によりアクセスすることができ、この
期間はプリンタ２０に有効画像を出力することができる
期間でもある。また期間ｔｎでは出カバ、ファメモｌＪ
３．ＲＯに灯してＣＰＵによりアクセスすることができ
る期間であり、この期間は出力バッファメモ１，１３０
に第１図のベーノメモＩＪ １６内の印字データが転送
さ ！れ、画像データはプリンタ２０に出力されない
（第３図（Ｆ））。
期間輻では出力バッファメモリ３０の一方の記憶領域に
対してＣＧＣ５０によりアクセスすることができ、この
期間はプリンタ２０に有効画像を出力することができる
期間でもある。また期間ｔｎでは出カバ、ファメモｌＪ
３．ＲＯに灯してＣＰＵによりアクセスすることができ
る期間であり、この期間は出力バッファメモ１，１３０
に第１図のベーノメモＩＪ １６内の印字データが転送
さ ！れ、画像データはプリンタ２０に出力されない
（第３図（Ｆ））。
更にＣＰＵ／ＣＧＣ信号はＣＰＵに対する割込信号とし
て使用され、ＣＰＵは割込回数を計数することにより１
行分の主走査の終了を判断し、出力バッファメモリ３０
における次の印字データを格納すべき記憶領域を判別す
ることができる。
て使用され、ＣＰＵは割込回数を計数することにより１
行分の主走査の終了を判断し、出力バッファメモリ３０
における次の印字データを格納すべき記憶領域を判別す
ることができる。
上記構成において、タイミング回路２１０よ、９０ＰＵ
／ＣＧＣ信号が出力され、期間ｔｎにおいてはアドレス
セレクタ２４のアドレス部２４ＢにＣＰＵ側からアドレ
スデータが入力され、出力バッファメモリ３０に印字デ
ータ等が転送される。
／ＣＧＣ信号が出力され、期間ｔｎにおいてはアドレス
セレクタ２４のアドレス部２４ＢにＣＰＵ側からアドレ
スデータが入力され、出力バッファメモリ３０に印字デ
ータ等が転送される。
一方、ＣＰＵ／ＣＧＣ信号がタイミング回路２１０より
アドレスセレクタ２４のアドレス部２４Ｂに出力されて
いる場合において、期間ｔｍではアドレス部２４Ｂによ
りアドレス指定がＣＰＵ側よりＣＧＣ５０側に切り換え
られ、出力バッファメモリ３０における読み出すべき印
字データが格納されている記憶領域指定の上位アドレス
を２進カウンタ２０２の出力により、またデータ指定の
下位アドレスを文字カウンタ２０４の出力により指定し
て印字データが読み出される。そしてこの読み出された
印字データをフォントメモリ４０における該当する印字
文字のドツトイメージデータが格納されている記憶領域
の先頭アドレスである上位アドレスとし、且つラインカ
ウンタ２０６より出力されるラインアドレス（主走査線
番号を示す）を下位アドレスとしてドットイメーソデー
タがフォントメモリ４０よりビデオデータ〔第３図（Ｆ
）〕として読み出され、並直列変換器６０を介してプリ
ンタ２０に画像信号として出力される。
アドレスセレクタ２４のアドレス部２４Ｂに出力されて
いる場合において、期間ｔｍではアドレス部２４Ｂによ
りアドレス指定がＣＰＵ側よりＣＧＣ５０側に切り換え
られ、出力バッファメモリ３０における読み出すべき印
字データが格納されている記憶領域指定の上位アドレス
を２進カウンタ２０２の出力により、またデータ指定の
下位アドレスを文字カウンタ２０４の出力により指定し
て印字データが読み出される。そしてこの読み出された
印字データをフォントメモリ４０における該当する印字
文字のドツトイメージデータが格納されている記憶領域
の先頭アドレスである上位アドレスとし、且つラインカ
ウンタ２０６より出力されるラインアドレス（主走査線
番号を示す）を下位アドレスとしてドットイメーソデー
タがフォントメモリ４０よりビデオデータ〔第３図（Ｆ
）〕として読み出され、並直列変換器６０を介してプリ
ンタ２０に画像信号として出力される。
以上に説明したように本実施列では１つの出力パンツア
メモリを１主走査期間内でＣＰＵ動作とＣＧＣ動作に分
割して使用するように構成したので、従来に比して印字
速度を低下させることなく、メモリの記憶容量の低減が
図れる。
メモリを１主走査期間内でＣＰＵ動作とＣＧＣ動作に分
割して使用するように構成したので、従来に比して印字
速度を低下させることなく、メモリの記憶容量の低減が
図れる。
またベーノメモリにおいても印字出力のために拘束され
ることが少くなり、出力済みの記憶領域を次のデータ格
納に有効に使用できるので処理効率の向上が図れる。
ることが少くなり、出力済みの記憶領域を次のデータ格
納に有効に使用できるので処理効率の向上が図れる。
効果
本発明ではラスター走査における主走査と次の主走査と
の間の再同期に要する時間を利用し、パンツアメモリ等
の記憶手段に間歇的に一行分の印字データを転送するよ
うに構成したので、従来に比して印字速度を低下させる
ことなくメモリの記憶容量の低減が図れる。
の間の再同期に要する時間を利用し、パンツアメモリ等
の記憶手段に間歇的に一行分の印字データを転送するよ
うに構成したので、従来に比して印字速度を低下させる
ことなくメモリの記憶容量の低減が図れる。
第１図は本発明に係るプリンタ装置の一実施例の構成を
示すブロック図、 第２図は第１図に示したプリンタ装置の要部の具体的構
成を示すブロック図、 第３図は第２図に示したプリンタ装置の動作説明をする
ためのタイミングチャートである。 主要部分の符号の説明 １４・・・ＣＰＵモジュール １６・・・ベーノメモリ ２０・・・プリンタ 貞 １ ２４・２６ ゛°データセレクタ３０・・・
出力バッファメモリ ４０・・・フォントメモリ ５０・・・ＣＧＣ ６０・・・並直列変換器 ２０２・・・２進カウンタ ２０４・・・文字カウンタ ２０６・・・ラインカウンタ ２０８・・・ドツトカウンタ ２１０・・・タイミング回路 特許出願人 株式会社リコー ｒ−７７：Ｈ，７：：７
′″］！ｌ、ニー。 代理人香取孝雄ｊｔ、ｌ−，，，３ 号 乳２図 声 第３ 図 ＜ｔ＝）ａＡｉｆ−ｑ ｎｏ −［＝コシ＝てＥ＝ヨ
＝二＝スτ＝＝了＝トーイト一一一一−−［＝＝ヨ＝二
＝二Ｅ＝二會
示すブロック図、 第２図は第１図に示したプリンタ装置の要部の具体的構
成を示すブロック図、 第３図は第２図に示したプリンタ装置の動作説明をする
ためのタイミングチャートである。 主要部分の符号の説明 １４・・・ＣＰＵモジュール １６・・・ベーノメモリ ２０・・・プリンタ 貞 １ ２４・２６ ゛°データセレクタ３０・・・
出力バッファメモリ ４０・・・フォントメモリ ５０・・・ＣＧＣ ６０・・・並直列変換器 ２０２・・・２進カウンタ ２０４・・・文字カウンタ ２０６・・・ラインカウンタ ２０８・・・ドツトカウンタ ２１０・・・タイミング回路 特許出願人 株式会社リコー ｒ−７７：Ｈ，７：：７
′″］！ｌ、ニー。 代理人香取孝雄ｊｔ、ｌ−，，，３ 号 乳２図 声 第３ 図 ＜ｔ＝）ａＡｉｆ−ｑ ｎｏ −［＝コシ＝てＥ＝ヨ
＝二＝スτ＝＝了＝トーイト一一一一−−［＝＝ヨ＝二
＝二Ｅ＝二會
Claims (1)
- 【特許請求の範囲】 外部装置より入力される印字データが記憶される第１の
記憶手段と、 該第１の記憶手段より転送された印字データが記憶され
る第２の記憶手段と、 印字文字のドットイメージデータが記憶されている第３
の記憶手段とを含んで構成され、ラスター走査のための
同期信号により作成されるプリント面上の位置情報を前
記第２の記憶手段にアドレスデータとして与えて印字デ
ータを読み出し且つ読み出された印字データを第３の記
憶手段における該当するドットイメージデータが格納さ
れている記憶領域の先頭アドレスとして第３の記憶手段
をアクセスし、読み出したドットイメージデータをラス
ター信号として出力するプリンタ装置において、 印字出力する際に第２の記憶手段から印字データを読み
出すためのアドレスデータと該第２の記憶手段に第１の
記憶手段からの印字データを転送するためのアドレスデ
ータとを、１主走査期間内で有効画像出力時と無効画像
出力時とで切り換える切換え手段を有することを特徴と
するプリンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219371A JPS6198439A (ja) | 1984-10-20 | 1984-10-20 | プリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219371A JPS6198439A (ja) | 1984-10-20 | 1984-10-20 | プリンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6198439A true JPS6198439A (ja) | 1986-05-16 |
Family
ID=16734364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219371A Pending JPS6198439A (ja) | 1984-10-20 | 1984-10-20 | プリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690622A3 (de) * | 1994-07-02 | 1998-04-22 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Minimierung des Speicheraufwandes für Teletextdaten |
-
1984
- 1984-10-20 JP JP59219371A patent/JPS6198439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0690622A3 (de) * | 1994-07-02 | 1998-04-22 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Minimierung des Speicheraufwandes für Teletextdaten |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210822A (en) | Storage control system for print image data | |
| JPS6198439A (ja) | プリンタ装置 | |
| JPS61100472A (ja) | プリンタ制御装置 | |
| KR100208385B1 (ko) | 프린터에서 텍스트와 픽쳐데이터를 분리하여 저장하는데이터 버퍼장치 및 방법 | |
| JP3395924B2 (ja) | 画像入力制御装置 | |
| JP3313463B2 (ja) | 画像処理装置 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JPS61106264A (ja) | 図形出力制御装置 | |
| JPH041068A (ja) | プリンタ装置 | |
| JPH0467964A (ja) | ページプリンタ印刷制御方式 | |
| JPS58119040A (ja) | 印字制御装置 | |
| JPS62182796A (ja) | 文字発生器アクセス方式 | |
| JPH05309875A (ja) | 印刷処理装置 | |
| JPH09230842A (ja) | プリンタ装置 | |
| JPS60163151A (ja) | インタ−フエイス装置 | |
| JPS61100473A (ja) | プリンタ制御装置 | |
| JPH08107481A (ja) | 印刷装置 | |
| KR19990055081A (ko) | 이미지 데이터 처리장치 및 그 방법 | |
| JPS5936286A (ja) | 文字パタ−ン発生装置 | |
| JPS58169688A (ja) | 文字、図形拡大縮小制御方式 | |
| JPH0368972A (ja) | 電子写真式プリンタの描画方式 | |
| JPH06238950A (ja) | ページプリンタコントローラ | |
| JPH044953B2 (ja) | ||
| JPS60245362A (ja) | プリンタ制御装置 | |
| JPS60199683A (ja) | ペ−ジプリンタのペ−ジ付け方法 |