JP4325838B2 - 並列印刷方法および並列印刷装置 - Google Patents
並列印刷方法および並列印刷装置 Download PDFInfo
- Publication number
- JP4325838B2 JP4325838B2 JP2003077868A JP2003077868A JP4325838B2 JP 4325838 B2 JP4325838 B2 JP 4325838B2 JP 2003077868 A JP2003077868 A JP 2003077868A JP 2003077868 A JP2003077868 A JP 2003077868A JP 4325838 B2 JP4325838 B2 JP 4325838B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- line
- print data
- parallel
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２ライン同時印刷する並列印刷方法および並列印刷装置に関するものである。
【０００２】
【従来の技術】
従来、２ラインを同時に印刷する場合、図４に示すように、４ラインのライン・バッファ・メモリを設けて、２ラインを同時に読み出して同時印刷すると共に、他の２ラインに主メモリからＤＭＡ転送して書き込み、次に、書き込み済みの他の２ラインを同時に読み出して同時印刷することを繰り返すようにしていた。
【０００３】
また、ｍ本のレーザダイオードで離れた位置の画像をｍ本並列同時書き込みするシステムにおいて、画像全体を格納した第１画像メモリから当該ｍ本に対応する各ブロックの４本分のライン画像を第２画像メモリにそれぞれ格納し、１ライン分の画像をｍ組取り出しｍ本並列同時書き込みする技術がある（特許文献１）。
【０００４】
【特許文献１】
特開２００２−０９６５０４号公報の図４、図６および〔００１８〕から〔００３２〕参照。
【０００５】
【発明が解決しようとする課題】
このため、上述した前者の技術では、２ライン同時印刷するには４ラインのライン・バッファ・メモリが必要となり、例えばゲートアレイ中に同時印刷用のライン・バッファ・メモリを設けるときには４ライン分という大容量の高速メモリが必要となり、しかも配置する大きなスペースを占領してしまうという問題があった。
【０００６】
また、上述した後者の技術では、第１画像メモリと第２画像メモリが必要かつ第２画像メモリに各レーザダイオードで書き込む数の２倍、実施例では４倍のライン数分のメモリサイズが必要となり、大きなメモリ容量が要求されてしまうという問題があった。
【０００７】
本発明は、これらの問題を解決するため、３ラインのライン・バッファ・メモリ中から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込み、３ラインという少ないライン・バッファ・メモリで２ライン同時印刷を実現することを目的としている。
【０００８】
【課題を解決するための手段】
図１を参照して課題を解決するための手段を説明する。
【０００９】
図１において、ＤＭＡコントローラ２は、データをライン・バッファ・メモリ６に書き込むものである。
【００１０】
比較器３は、ライン・バッファ・メモリ６への書き込みアドレスと読み出しアドレスとを比較し、１単位の読み出し済みの領域ができたときに、ＤＭＡコントローラ２に指示してデータを書き込ませるものである。
【００１１】
書き込みアドレスカウンタ４は、書き込みアドレスをカウントするものである。
【００１２】
読み出しアドレスカウンタ５は、読み出しアドレスをカウントするものである。
【００１３】
ライン・バッファ・メモリ６は、３ラインのバッファである。
読出回路７は、ライン・バッファ・メモリ６から２ライン同時読み出しするものである。
【００１４】
次に、動作を説明する。
読出回路７が３ラインのライン・バッファ・メモリ６から２ラインを同時読み出して同時並列印刷させると共に、比較回路３が読み出しアドレスと書き込みアドレスを比較して読み出した２ラインのうちの読み出した部分に、ＤＭＡコントローラ２により印刷データを書き込ませ、２ラインを読み出し終了したときに、読出回路７が他の１ラインおよび印刷データを書き込んだ１ラインから同時読み出して同時並列印刷すると共に、比較回路３が読み出したアドレスと書き込みアドレスを比較して読み出した部分に、ＤＭＡコントローラ２により印刷データを書き込むことを繰り返すようにしている。
【００１５】
この際、３ラインのライン・バッファ・メモリ６の先頭からシリアルに印刷データを順次、循環する態様で書き込むと共に、３ラインのライン・バッファ・メモリ６の２ラインの印刷データを同時並列読み出して同時並列印刷するようにしている。
【００１６】
従って、３ラインのライン・バッファ・メモリ６中から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込むことにより、３ラインという少ないライン・バッファ・メモリ６で２ライン同時印刷を実現することが可能となる。
【００１７】
【発明の実施の形態】
次に、図１から図４を用いて本発明の実施の形態および動作を順次詳細に説明する。
【００１８】
図１は、本発明のシステム構成図を示す。
図１において、主メモリ（ビット・マップ・メモリ）１は、１頁分の印刷データを展開するメモリであって、ここでは、ライン１からラインｎのビットデータを展開するものである。ここで、各ラインは、例えば１４ｋビットで表現される画素数を持つ。この主メモリ１上に展開した１頁分のラインデータは、ライン毎に順次ライン・バッファ・メモリ６にＤＭＡ転送で書き込まれ、２ライン同時切り出し同時並列印刷するようにしている。
【００１９】
ＤＭＡコントローラ２は、主メモリ１から１単位（例えば数ワード単位）毎にＤＭＡ転送してライン・バッファ・メモリ６に書き込むものであって、ＤＭＡ転送する先頭アドレスおよび転送する単位数（ワード数）を設定するレジスタを持つものである。
【００２０】
比較器３は、書き込みアドレスカウンタ４がカウントした書き込みアドレスと読み出しアドレスカウンタ５がカウントした読み出しアドレスとを比較し、書き込みアドレスに対して読み出しアドレスが１単位以上大きくなったときに、ＤＭＡコントローラ２に指示して１単位以上の書き込み指示を与えるなどするものである。
【００２１】
書き込みアドレスカウンタ４は、ライン・バッファ・メモリ６に印刷データを書き込んだアドレス（書き込みアドレス）をカウントするものである。
【００２２】
読み出しアドレスカウンタ５は、ライン・バッファ・メモリ６から同時並列に読み出したアドレス（読み出しアドレス）をカウントするものである。
【００２３】
ライン・バッファ・メモリ６は、３ラインのライン・バッファ・メモリであって、ライン印刷するために一時的に印刷データを格納するものであって、ここでは、読み出しは３ライン同時読み出し可能であり、書き込みは先頭からシリアルに順番にラインデータを書き込むものである。
【００２４】
読出回路７は、ライン・バッファ・メモリ６から３ライン同時読み出した後、読み出しアドレスカウンタ５からの上位アドレスにより該当２ラインを切り出してプリンタ機構部８に送出して同時並列印刷させるものであって、ここでは、出力切替回路７１などから構成されるものである。
【００２５】
出力切替回路７１は、ライン・バッファ・メモリ６から３ライン同時に読み出した３ライン分のデータを入力とし、読み出しアドレスカウンタ５から通知された上位アドレス（ライン１，２，３のアドレスよりも上位アドレス）で、該当２ラインを選択切換し２ライン切り出してプリンタ機構部８に出力するものである（図３の（ｂ−１）あるいは（ｂ−２）あるいは（ｂ−３）のいずれかを出力するものである）。
【００２６】
プリンタ機構部８は、２個のヘッドを持ち、２ライン同時並列印刷するプリンタ機構である。
【００２７】
次に、図２のフローチャートの順番に従い、図１の構成の動作を詳細に説明する。
【００２８】
図２は、本発明の動作説明フローチャートを示す。ここで、書込回路１１、読出回路２（読出回路１２と出力切換回路７１）、プリンタ機構部８は、図１のＤＭＡコントローラ２、読出回路２、プリンタ機構部８に対応するものである。
【００２９】
（１）主メモリ１からライン・バッファ・メモリ６への書込みについて説明する。
【００３０】
図２において、Ｓ１は、１ページ分の転送指示する。
Ｓ２は、ＤＭＡ転送する。
【００３１】
Ｓ３は、書き込みの待ち合わせ指示ありか判別する。ＹＥＳの場合には、Ｓ４に進む。ＮＯの場合には、Ｓ２に戻り、ＤＭＡ転送することを繰り返す。
【００３２】
Ｓ４は、ＤＭＡ転送中断する。
以上のＳ１からＳ４により、主メモリ１からライン１，２，３の３ライン分の印刷データが図１のライン・バッファ・メモリ６の先頭からライン１，２，３として書き込まれたこととなる。この状態では、図１の書き込みアドレスカウンタ４と読み出しアドレスカウンタ５とが一致し、書き込みが中断された状態となっている（Ｓ４）。
【００３３】
Ｓ５は、次の書き込みアドレスを算出してそのアドレスで書込みを待機する。
Ｓ６は、読み出しと書き込みのアドレスを比較し、１単位の読み出し済み部分が発生したか判別する。ＹＥＳの場合には、ライン・バッファ・メモリ６から２ライン同時並列に読み出されたアドレスと、書き込みアドレスとの差が１単位発生したと判明したので、Ｓ７で１単位のＤＭＡ転送による書き込み指示を書込回路１１（ＤＭＡコントローラ２）に通知し、主メモリ１からライン・バッファ・メモリ６の該当部分にＤＭＡ転送して書き込む。そして、Ｓ４、Ｓ５に進む。一方、Ｓ６のＮＯの場合には、書込みアドレスと読み出しアドレスとの差が１単位に満たないのでＳ４、Ｓ５を繰り返す。
【００３４】
以上によって、当初、主メモリ１からライン１，２，３の３ライン分をライン・バッファ・メモリ６に書き込んだ後、書込みアドレスに対して読出しアドレスが１単位以上の部分について読み出す毎に、主メモリ１から該当部分に１単位毎にＤＭＡ転送して書き込むことを繰り返す。
【００３５】
（２）ライン・バッファ・メモリ６から３ライン同時読出し、読出しアドレスカウンタ５の上位アドレスをもとに３ライン中から該当する２ラインを切り出してプリンタ機構部８に出力し、同時並列印刷するときの動作を説明する。
【００３６】
Ｓ１１、Ｓ１４、Ｓ１７は、ライン・バッファ・メモリ６から３ライン並列に読み出す。
【００３７】
Ｓ１２、Ｓ１３は、２ライン切り出し（１，２ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−１）に示すように、１ライン目および２ライン目が同時に読み出されて並列印刷されることとなる。
【００３８】
Ｓ１５、Ｓ１６は、２ライン切り出し（３，１ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−２）に示すように、３ライン目および１ライン目が同時に読み出されて並列印刷されることとなる。
【００３９】
Ｓ１８、Ｓ１９は、２ライン切り出し（２，３ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−３）に示すように、２ライン目および３ライン目が同時に読み出されて並列印刷されることとなる。
【００４０】
これらＳ１２とＳ１３、Ｓ１５とＳ１６、Ｓ１８とＳ１９の３つの状態が順次循環する。これは、読み出しアドレスカウンタ５の上位アドレスをもとに３つの状態に順次切換える（主メモリからライン・バッファ・メモリ６へのデータの書込みは先頭から末尾に順番にシリアルに書込み、末尾に辿りついたら先頭に戻り書きこむことを繰り返すので、当該書込みアドレスの上位アドレス（１ライン、２ライン、３ラインの各ラインが１４ビットで表現される場合には、上位の１５ビットと１６ビットの上位アドレス）で上記３つの状態を循環する態様で切換える）。
【００４１】
図３は、本発明の説明図を示す。
図３の（ａ）はＤＭＡ転送／書き込みを示し、図３の（ｂ）は読み出し／並列印刷を示す。
【００４２】
（１） 図３の（ａ−１）、（ｂ−１）は、
・（ｂ−１）でＬ１（１ライン目）とＬ２（ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４３】
・（ａ−１）で（ｂ−１）の斜線の書き込み可能となった部分のうちのＬ１の部分について主メモリ１からＤＭＡ転送してデータ（４ライン目）を書き込む。
【００４４】
（２） 図３の（ａ−２）、（ｂ−２）は、
・（ｂ−２）でＬ３（３ライン目）とＬ１（４ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４５】
・（ａ−２）でＬ２と、（ｂ−２）の斜線の書き込み可能となった部分のうちのＬ３の部分とについて主メモリ１からＤＭＡ転送してデータを書き込む。
【００４６】
（３） 図３の（ａ−３）、（ｂ−３）は、
・（ｂ−３）でＬ２（５ライン目）とＬ３（６ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４７】
・（ａ−３）でＬ１と、（ｂ−２）の斜線の書き込み可能となった部分のうちのＬ２の部分とについて主メモリ１からＤＭＡ転送してデータを書き込む。
【００４８】
続いて、（１）から（３）を繰り返す。
以上によって、３ライン分のライン・バッファ・メモリ６から並列に２ラインを取り出して並列印刷すると共に、読み出した部分に主メモリ１からＤＭＡ転送して書き込むことを繰り返すことにより、３ライン分のライン・バッファ・メモリ６で高速に並列印刷することが可能となる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、３ラインのライン・バッファ・メモリ６から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込む構成を採用しているため、３ラインという少ないライン・バッファ・メモリ６で２ライン同時印刷を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明のシステム構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】本発明の説明図である。
【図４】従来技術の説明図である。
【符号の説明】
１：主メモリ（ビット・マップ・メモリ）
２：ＤＭＡコントローラ
３：比較器
４：書き込みアドレスカウンタ
５：読み出しアドレスカウンタ
６：ライン・バッファ・メモリ
７：読出回路
７１：出力切換回路
８：プリンタ機構部
【発明の属する技術分野】
本発明は、２ライン同時印刷する並列印刷方法および並列印刷装置に関するものである。
【０００２】
【従来の技術】
従来、２ラインを同時に印刷する場合、図４に示すように、４ラインのライン・バッファ・メモリを設けて、２ラインを同時に読み出して同時印刷すると共に、他の２ラインに主メモリからＤＭＡ転送して書き込み、次に、書き込み済みの他の２ラインを同時に読み出して同時印刷することを繰り返すようにしていた。
【０００３】
また、ｍ本のレーザダイオードで離れた位置の画像をｍ本並列同時書き込みするシステムにおいて、画像全体を格納した第１画像メモリから当該ｍ本に対応する各ブロックの４本分のライン画像を第２画像メモリにそれぞれ格納し、１ライン分の画像をｍ組取り出しｍ本並列同時書き込みする技術がある（特許文献１）。
【０００４】
【特許文献１】
特開２００２−０９６５０４号公報の図４、図６および〔００１８〕から〔００３２〕参照。
【０００５】
【発明が解決しようとする課題】
このため、上述した前者の技術では、２ライン同時印刷するには４ラインのライン・バッファ・メモリが必要となり、例えばゲートアレイ中に同時印刷用のライン・バッファ・メモリを設けるときには４ライン分という大容量の高速メモリが必要となり、しかも配置する大きなスペースを占領してしまうという問題があった。
【０００６】
また、上述した後者の技術では、第１画像メモリと第２画像メモリが必要かつ第２画像メモリに各レーザダイオードで書き込む数の２倍、実施例では４倍のライン数分のメモリサイズが必要となり、大きなメモリ容量が要求されてしまうという問題があった。
【０００７】
本発明は、これらの問題を解決するため、３ラインのライン・バッファ・メモリ中から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込み、３ラインという少ないライン・バッファ・メモリで２ライン同時印刷を実現することを目的としている。
【０００８】
【課題を解決するための手段】
図１を参照して課題を解決するための手段を説明する。
【０００９】
図１において、ＤＭＡコントローラ２は、データをライン・バッファ・メモリ６に書き込むものである。
【００１０】
比較器３は、ライン・バッファ・メモリ６への書き込みアドレスと読み出しアドレスとを比較し、１単位の読み出し済みの領域ができたときに、ＤＭＡコントローラ２に指示してデータを書き込ませるものである。
【００１１】
書き込みアドレスカウンタ４は、書き込みアドレスをカウントするものである。
【００１２】
読み出しアドレスカウンタ５は、読み出しアドレスをカウントするものである。
【００１３】
ライン・バッファ・メモリ６は、３ラインのバッファである。
読出回路７は、ライン・バッファ・メモリ６から２ライン同時読み出しするものである。
【００１４】
次に、動作を説明する。
読出回路７が３ラインのライン・バッファ・メモリ６から２ラインを同時読み出して同時並列印刷させると共に、比較回路３が読み出しアドレスと書き込みアドレスを比較して読み出した２ラインのうちの読み出した部分に、ＤＭＡコントローラ２により印刷データを書き込ませ、２ラインを読み出し終了したときに、読出回路７が他の１ラインおよび印刷データを書き込んだ１ラインから同時読み出して同時並列印刷すると共に、比較回路３が読み出したアドレスと書き込みアドレスを比較して読み出した部分に、ＤＭＡコントローラ２により印刷データを書き込むことを繰り返すようにしている。
【００１５】
この際、３ラインのライン・バッファ・メモリ６の先頭からシリアルに印刷データを順次、循環する態様で書き込むと共に、３ラインのライン・バッファ・メモリ６の２ラインの印刷データを同時並列読み出して同時並列印刷するようにしている。
【００１６】
従って、３ラインのライン・バッファ・メモリ６中から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込むことにより、３ラインという少ないライン・バッファ・メモリ６で２ライン同時印刷を実現することが可能となる。
【００１７】
【発明の実施の形態】
次に、図１から図４を用いて本発明の実施の形態および動作を順次詳細に説明する。
【００１８】
図１は、本発明のシステム構成図を示す。
図１において、主メモリ（ビット・マップ・メモリ）１は、１頁分の印刷データを展開するメモリであって、ここでは、ライン１からラインｎのビットデータを展開するものである。ここで、各ラインは、例えば１４ｋビットで表現される画素数を持つ。この主メモリ１上に展開した１頁分のラインデータは、ライン毎に順次ライン・バッファ・メモリ６にＤＭＡ転送で書き込まれ、２ライン同時切り出し同時並列印刷するようにしている。
【００１９】
ＤＭＡコントローラ２は、主メモリ１から１単位（例えば数ワード単位）毎にＤＭＡ転送してライン・バッファ・メモリ６に書き込むものであって、ＤＭＡ転送する先頭アドレスおよび転送する単位数（ワード数）を設定するレジスタを持つものである。
【００２０】
比較器３は、書き込みアドレスカウンタ４がカウントした書き込みアドレスと読み出しアドレスカウンタ５がカウントした読み出しアドレスとを比較し、書き込みアドレスに対して読み出しアドレスが１単位以上大きくなったときに、ＤＭＡコントローラ２に指示して１単位以上の書き込み指示を与えるなどするものである。
【００２１】
書き込みアドレスカウンタ４は、ライン・バッファ・メモリ６に印刷データを書き込んだアドレス（書き込みアドレス）をカウントするものである。
【００２２】
読み出しアドレスカウンタ５は、ライン・バッファ・メモリ６から同時並列に読み出したアドレス（読み出しアドレス）をカウントするものである。
【００２３】
ライン・バッファ・メモリ６は、３ラインのライン・バッファ・メモリであって、ライン印刷するために一時的に印刷データを格納するものであって、ここでは、読み出しは３ライン同時読み出し可能であり、書き込みは先頭からシリアルに順番にラインデータを書き込むものである。
【００２４】
読出回路７は、ライン・バッファ・メモリ６から３ライン同時読み出した後、読み出しアドレスカウンタ５からの上位アドレスにより該当２ラインを切り出してプリンタ機構部８に送出して同時並列印刷させるものであって、ここでは、出力切替回路７１などから構成されるものである。
【００２５】
出力切替回路７１は、ライン・バッファ・メモリ６から３ライン同時に読み出した３ライン分のデータを入力とし、読み出しアドレスカウンタ５から通知された上位アドレス（ライン１，２，３のアドレスよりも上位アドレス）で、該当２ラインを選択切換し２ライン切り出してプリンタ機構部８に出力するものである（図３の（ｂ−１）あるいは（ｂ−２）あるいは（ｂ−３）のいずれかを出力するものである）。
【００２６】
プリンタ機構部８は、２個のヘッドを持ち、２ライン同時並列印刷するプリンタ機構である。
【００２７】
次に、図２のフローチャートの順番に従い、図１の構成の動作を詳細に説明する。
【００２８】
図２は、本発明の動作説明フローチャートを示す。ここで、書込回路１１、読出回路２（読出回路１２と出力切換回路７１）、プリンタ機構部８は、図１のＤＭＡコントローラ２、読出回路２、プリンタ機構部８に対応するものである。
【００２９】
（１）主メモリ１からライン・バッファ・メモリ６への書込みについて説明する。
【００３０】
図２において、Ｓ１は、１ページ分の転送指示する。
Ｓ２は、ＤＭＡ転送する。
【００３１】
Ｓ３は、書き込みの待ち合わせ指示ありか判別する。ＹＥＳの場合には、Ｓ４に進む。ＮＯの場合には、Ｓ２に戻り、ＤＭＡ転送することを繰り返す。
【００３２】
Ｓ４は、ＤＭＡ転送中断する。
以上のＳ１からＳ４により、主メモリ１からライン１，２，３の３ライン分の印刷データが図１のライン・バッファ・メモリ６の先頭からライン１，２，３として書き込まれたこととなる。この状態では、図１の書き込みアドレスカウンタ４と読み出しアドレスカウンタ５とが一致し、書き込みが中断された状態となっている（Ｓ４）。
【００３３】
Ｓ５は、次の書き込みアドレスを算出してそのアドレスで書込みを待機する。
Ｓ６は、読み出しと書き込みのアドレスを比較し、１単位の読み出し済み部分が発生したか判別する。ＹＥＳの場合には、ライン・バッファ・メモリ６から２ライン同時並列に読み出されたアドレスと、書き込みアドレスとの差が１単位発生したと判明したので、Ｓ７で１単位のＤＭＡ転送による書き込み指示を書込回路１１（ＤＭＡコントローラ２）に通知し、主メモリ１からライン・バッファ・メモリ６の該当部分にＤＭＡ転送して書き込む。そして、Ｓ４、Ｓ５に進む。一方、Ｓ６のＮＯの場合には、書込みアドレスと読み出しアドレスとの差が１単位に満たないのでＳ４、Ｓ５を繰り返す。
【００３４】
以上によって、当初、主メモリ１からライン１，２，３の３ライン分をライン・バッファ・メモリ６に書き込んだ後、書込みアドレスに対して読出しアドレスが１単位以上の部分について読み出す毎に、主メモリ１から該当部分に１単位毎にＤＭＡ転送して書き込むことを繰り返す。
【００３５】
（２）ライン・バッファ・メモリ６から３ライン同時読出し、読出しアドレスカウンタ５の上位アドレスをもとに３ライン中から該当する２ラインを切り出してプリンタ機構部８に出力し、同時並列印刷するときの動作を説明する。
【００３６】
Ｓ１１、Ｓ１４、Ｓ１７は、ライン・バッファ・メモリ６から３ライン並列に読み出す。
【００３７】
Ｓ１２、Ｓ１３は、２ライン切り出し（１，２ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−１）に示すように、１ライン目および２ライン目が同時に読み出されて並列印刷されることとなる。
【００３８】
Ｓ１５、Ｓ１６は、２ライン切り出し（３，１ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−２）に示すように、３ライン目および１ライン目が同時に読み出されて並列印刷されることとなる。
【００３９】
Ｓ１８、Ｓ１９は、２ライン切り出し（２，３ライン目）、２ライン並列印刷する。これにより、後述する図３の（ｂ−３）に示すように、２ライン目および３ライン目が同時に読み出されて並列印刷されることとなる。
【００４０】
これらＳ１２とＳ１３、Ｓ１５とＳ１６、Ｓ１８とＳ１９の３つの状態が順次循環する。これは、読み出しアドレスカウンタ５の上位アドレスをもとに３つの状態に順次切換える（主メモリからライン・バッファ・メモリ６へのデータの書込みは先頭から末尾に順番にシリアルに書込み、末尾に辿りついたら先頭に戻り書きこむことを繰り返すので、当該書込みアドレスの上位アドレス（１ライン、２ライン、３ラインの各ラインが１４ビットで表現される場合には、上位の１５ビットと１６ビットの上位アドレス）で上記３つの状態を循環する態様で切換える）。
【００４１】
図３は、本発明の説明図を示す。
図３の（ａ）はＤＭＡ転送／書き込みを示し、図３の（ｂ）は読み出し／並列印刷を示す。
【００４２】
（１） 図３の（ａ−１）、（ｂ−１）は、
・（ｂ−１）でＬ１（１ライン目）とＬ２（ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４３】
・（ａ−１）で（ｂ−１）の斜線の書き込み可能となった部分のうちのＬ１の部分について主メモリ１からＤＭＡ転送してデータ（４ライン目）を書き込む。
【００４４】
（２） 図３の（ａ−２）、（ｂ−２）は、
・（ｂ−２）でＬ３（３ライン目）とＬ１（４ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４５】
・（ａ−２）でＬ２と、（ｂ−２）の斜線の書き込み可能となった部分のうちのＬ３の部分とについて主メモリ１からＤＭＡ転送してデータを書き込む。
【００４６】
（３） 図３の（ａ−３）、（ｂ−３）は、
・（ｂ−３）でＬ２（５ライン目）とＬ３（６ライン目）を並列に読み出して並列印刷し、斜線の部分が書き込み可能となる。
【００４７】
・（ａ−３）でＬ１と、（ｂ−２）の斜線の書き込み可能となった部分のうちのＬ２の部分とについて主メモリ１からＤＭＡ転送してデータを書き込む。
【００４８】
続いて、（１）から（３）を繰り返す。
以上によって、３ライン分のライン・バッファ・メモリ６から並列に２ラインを取り出して並列印刷すると共に、読み出した部分に主メモリ１からＤＭＡ転送して書き込むことを繰り返すことにより、３ライン分のライン・バッファ・メモリ６で高速に並列印刷することが可能となる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、３ラインのライン・バッファ・メモリ６から２ラインの印刷データを取り出して並列印刷すると共に読み出した部分にデータを書き込む構成を採用しているため、３ラインという少ないライン・バッファ・メモリ６で２ライン同時印刷を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明のシステム構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】本発明の説明図である。
【図４】従来技術の説明図である。
【符号の説明】
１：主メモリ（ビット・マップ・メモリ）
２：ＤＭＡコントローラ
３：比較器
４：書き込みアドレスカウンタ
５：読み出しアドレスカウンタ
６：ライン・バッファ・メモリ
７：読出回路
７１：出力切換回路
８：プリンタ機構部
Claims (4)
- ２ライン同時印刷する並列印刷方法において、
シリアルに印刷データを書き込むと共に２ラインから各ライン内でシリアルに並列かつ同時に２ライン分の印刷データを読み出し可能な３ラインのバッファメモリを設け、
前記３ラインのバッファメモリのうちの２ラインから並列かつ同時に印刷データを読み出して並列同時印刷させると共に、併せて、当該印刷データの読み出しを終了した部分に印刷データをシリアルに書き込むステップと、
前記２ラインの読み出しを全部終了したときに、３ラインのうちの他の１ラインおよび前記印刷データの書き込みを終了した１ラインから並列かつ同時に印刷データを読み出して並列同時印刷すると共に、併せて、当該読み出した２ラインのうちの印刷データの読み出しを終了した部分に印刷データをシリアルに書き込むことを繰り返すステップと
を有する並列印刷方法。 - 前記３ラインのバッファメモリの先頭からシリアルに印刷データを、前記読み出しを終了したラインの部分に順次、循環して書き込むと共に、当該３ラインのバッファメモリのうちの２ラインの印刷データを並列かつ同時に読み出して並列印刷させることを特徴とする請求項１記載の並列印刷方法。
- ２ライン同時印刷する並列印刷装置において、
シリアルに印刷データを書き込むと共に２ラインから各ライン内でシリアルに並列かつ同時に２ライン分の印刷データを読み出し可能な３ラインのバッファメモリと、
前記３ラインのバッファメモリのうちの２ラインから並列かつ同時に印刷データを読み出して並列同時印刷させると共に、併せて、当該印刷データの読み出しを終了した部分に印刷データをシリアルに書き込む手段と、
前記２ラインの読み出しを全部終了したときに、３ラインのうちの他の１ラインおよび前記印刷データの書き込みを終了した１ラインから並列かつ同時に印刷データを読み出して並列同時印刷すると共に、併せて、当該読み出した２ラインのうちの印刷データの読み出しを終了した部分に印刷データをシリアルに書き込むことを繰り返す手段と
を備えたことを特徴とする並列印刷装置。 - 前記３ラインのバッファメモリの先頭からシリアルに印刷データを、前記読み出しを終了したラインの部分に順次、循環して書き込むと共に、当該３ラインのバッファメモリのうちの２ラインの印刷データを並列かつ同時に読み出して並列印刷させることを特徴とする請求項３記載の並列印刷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077868A JP4325838B2 (ja) | 2003-03-20 | 2003-03-20 | 並列印刷方法および並列印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003077868A JP4325838B2 (ja) | 2003-03-20 | 2003-03-20 | 並列印刷方法および並列印刷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004284153A JP2004284153A (ja) | 2004-10-14 |
| JP4325838B2 true JP4325838B2 (ja) | 2009-09-02 |
Family
ID=33292515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003077868A Expired - Fee Related JP4325838B2 (ja) | 2003-03-20 | 2003-03-20 | 並列印刷方法および並列印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4325838B2 (ja) |
-
2003
- 2003-03-20 JP JP2003077868A patent/JP4325838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004284153A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000158724A (ja) | 画像処理装置、画像処理方法および記録媒体 | |
| JP4325838B2 (ja) | 並列印刷方法および並列印刷装置 | |
| JP2661224B2 (ja) | メモリ増設方式 | |
| US20020018238A1 (en) | Printer, print control apparatus and method | |
| JP2012146032A (ja) | 画像メモリ制御装置および画像処理装置 | |
| US6980701B1 (en) | Image processing method and apparatus capable of rotating and reversing an input image | |
| JPH09265367A (ja) | プリンタ制御装置およびプリンタ制御方法 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2838443B2 (ja) | 画像処理方法及び装置 | |
| JP2003241983A (ja) | 情報処理装置及び情報処理方法 | |
| JP2008282135A (ja) | 画像処理装置、画像読取り装置、画像形成装置および画像処理方法 | |
| JPH05197796A (ja) | 画像メモリ装置 | |
| JP4323622B2 (ja) | 記録装置 | |
| JP2000268169A (ja) | 画像情報回転装置 | |
| JPH11348358A (ja) | 画像形成装置 | |
| KR100571775B1 (ko) | 네트워크 프린팅 데이터의 전송 속도를 향상시킨 네트워크프린터 및 그의 방법 | |
| JP2004320314A (ja) | 画像読取装置 | |
| JP2001005773A (ja) | 記憶制御装置および方法 | |
| JP2000242446A (ja) | 記憶制御装置 | |
| JPH02108170A (ja) | フレームメモリ装置 | |
| JP2000141835A (ja) | 画像形成装置 | |
| JP2003237146A (ja) | 画像処理装置、および、画像処理方法 | |
| JP2001310504A (ja) | プリンタ制御装置の画像データ読み出し方法 | |
| JPH04140162A (ja) | 印刷装置 | |
| JPH04140163A (ja) | 印刷装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4325838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |