JPH0699619A - Ｒｏｍ読取制御装置 - Google Patents
Ｒｏｍ読取制御装置Info
- Publication number
- JPH0699619A JPH0699619A JP25027692A JP25027692A JPH0699619A JP H0699619 A JPH0699619 A JP H0699619A JP 25027692 A JP25027692 A JP 25027692A JP 25027692 A JP25027692 A JP 25027692A JP H0699619 A JPH0699619 A JP H0699619A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- control
- control rom
- reading
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【目的】 制御ＲＯＭの装着機番を間違えると正常な印
字制御が出来ないといった問題があった。本発明は、制
御ＲＯＭが何れの機番に装着されていても正常な印字制
御を可能とすることを目的とする。 【構成】 制御ＲＯＭ選択部15は、制御ＲＯＭ読取部１
から読取信号を受信すると、コネクタ部４から制御ＲＯ
Ｍ11が装着されると発信される装置信号に基づき該制御
ＲＯＭ11に対し読取信号を発信して該制御ＲＯＭ11をア
クセスするように構成する。
字制御が出来ないといった問題があった。本発明は、制
御ＲＯＭが何れの機番に装着されていても正常な印字制
御を可能とすることを目的とする。 【構成】 制御ＲＯＭ選択部15は、制御ＲＯＭ読取部１
から読取信号を受信すると、コネクタ部４から制御ＲＯ
Ｍ11が装着されると発信される装置信号に基づき該制御
ＲＯＭ11に対し読取信号を発信して該制御ＲＯＭ11をア
クセスするように構成する。
Description
【０００１】
【産業上の利用分野】本発明はＲＯＭ読取制御装置に関
する。パーソナルコンピュータやＯＡ用オフィスコンピ
ュータ等と結合されてデータを印字するプリンタ装置に
はＣＰＵが内蔵されており、該ＣＰＵが外部記憶装置と
して装置本体に装着されたプログラムが記憶されている
制御ＲＯＭ（リードオンリーメモリ）及び印刷する文字
パターンが記憶されているフォントＲＯＭを読取る（ア
クセスする）ことによりプリンタ装置の印字制御が行わ
れる。
する。パーソナルコンピュータやＯＡ用オフィスコンピ
ュータ等と結合されてデータを印字するプリンタ装置に
はＣＰＵが内蔵されており、該ＣＰＵが外部記憶装置と
して装置本体に装着されたプログラムが記憶されている
制御ＲＯＭ（リードオンリーメモリ）及び印刷する文字
パターンが記憶されているフォントＲＯＭを読取る（ア
クセスする）ことによりプリンタ装置の印字制御が行わ
れる。
【０００２】プリンタ装置に装着されるフォントＲＯＭ
は使用する文字パターンの種類毎に複数のフォントＲＯ
Ｍが装着可能である。ＲＯＭが装着される機番（スロッ
トとも呼ばれる）は複数個あるが、プログラム命令のよ
うなアドレス情報を持たないフォントＲＯＭと異なり制
御ＲＯＭは、固定アドレスを参照するプログラムが記憶
されているために、装着機番が例えば機番＃０といった
ように固定されている。
は使用する文字パターンの種類毎に複数のフォントＲＯ
Ｍが装着可能である。ＲＯＭが装着される機番（スロッ
トとも呼ばれる）は複数個あるが、プログラム命令のよ
うなアドレス情報を持たないフォントＲＯＭと異なり制
御ＲＯＭは、固定アドレスを参照するプログラムが記憶
されているために、装着機番が例えば機番＃０といった
ように固定されている。
【０００３】制御ＲＯＭの装着すべき機番を間違える
と、正常なプリンタ制御が出来ないといった問題が生じ
るために、プリンタ装置の任意の機番に制御ＲＯＭが装
着可能にする必要がある。
と、正常なプリンタ制御が出来ないといった問題が生じ
るために、プリンタ装置の任意の機番に制御ＲＯＭが装
着可能にする必要がある。
【０００４】
【従来の技術】図５にＲＯＭの読取制御部の説明図を示
す。図５は、プリンタ装置がパーソナルコンピュータ等
の処理装置と結合される場合のプリンタ装置の制御部の
１例を示している。
す。図５は、プリンタ装置がパーソナルコンピュータ等
の処理装置と結合される場合のプリンタ装置の制御部の
１例を示している。
【０００５】制御部60は、ＣＰＵ65と、制御プログラム
62が格納されているＲＡＭ（読書き可能メモリ）61と、
コネクタ部64と、読取信号発信部66とから構成される。
コネクタ部64は、外部記憶装置として機能するＲＯＭが
装着されるスロット64-i（ｉ＝0,1,2,3 ）を有し、スロ
ット各々に機番が割付られている。
62が格納されているＲＡＭ（読書き可能メモリ）61と、
コネクタ部64と、読取信号発信部66とから構成される。
コネクタ部64は、外部記憶装置として機能するＲＯＭが
装着されるスロット64-i（ｉ＝0,1,2,3 ）を有し、スロ
ット各々に機番が割付られている。
【０００６】フォントＲＯＭ25はスロット64-1,2,3（機
番＃１〜３）に装着され、制御ＲＯＭ16はスロット64-0
に装着される。 （１）制御ＲＯＭの読取り． 制御部60は、例えばパーソナルコンピュータ等からなる
処理装置７と結合され、該処理装置７からの印字指令が
あるとＣＰＵ65がＲＡＭ61に常駐する制御プログラム62
の実行並びに機番＃０に装着された制御ＲＯＭ16のプロ
グラムを読取って実行することにより印字制御を行う。
番＃１〜３）に装着され、制御ＲＯＭ16はスロット64-0
に装着される。 （１）制御ＲＯＭの読取り． 制御部60は、例えばパーソナルコンピュータ等からなる
処理装置７と結合され、該処理装置７からの印字指令が
あるとＣＰＵ65がＲＡＭ61に常駐する制御プログラム62
の実行並びに機番＃０に装着された制御ＲＯＭ16のプロ
グラムを読取って実行することにより印字制御を行う。
【０００７】（２）フォントＲＯＭの読取り． フォントＲＯＭ25には、プリンタ装置が印刷に使用する
文字パターンのセット（フォントと呼ばれる）記憶され
ており、使用する文字パターンのフォントＲＯＭ25はＣ
ＰＵ65によりＲＡＭ61に読取られて印字制御に使用され
る。
文字パターンのセット（フォントと呼ばれる）記憶され
ており、使用する文字パターンのフォントＲＯＭ25はＣ
ＰＵ65によりＲＡＭ61に読取られて印字制御に使用され
る。
【０００８】（３）装着されたＲＯＭの読取り． コネクタ部64に装着されたＲＯＭ（制御ＲＯＭ16又はフ
ォントＲＯＭ25）の記憶領域は、機番＃０から機番＃３
まで連続するアドレス領域を構成し、図７のＲＯＭのア
クセスアドレスに示すように機番に対応してアドレスが
割当てられている。コネクタ部64に装着されたＲＯＭ
は、読取信号発信部66が発信する読取信号により読取ら
れるが、該読取信号の生成を図６の従来のＲＯＭカート
リッジ読取回路図を参照しながら以下に説明する。
ォントＲＯＭ25）の記憶領域は、機番＃０から機番＃３
まで連続するアドレス領域を構成し、図７のＲＯＭのア
クセスアドレスに示すように機番に対応してアドレスが
割当てられている。コネクタ部64に装着されたＲＯＭ
は、読取信号発信部66が発信する読取信号により読取ら
れるが、該読取信号の生成を図６の従来のＲＯＭカート
リッジ読取回路図を参照しながら以下に説明する。
【０００９】図６は、読取信号発信部66の回路構成を示
しており、デコーダ53と、ＡＮＤゲート55とから構成さ
れている。ＣＰＵ65から装着機番（機番＃0,1,2,3)を指
定したアドレス信号A1,A2 （00,01,10,11 が入力され
る）がデコーダ53に入力され、該デコーダ53は１つの装
着機番を選択する出力信号Ｄｉ（ｉ＝0,1,2,3 ）をＡＮ
Ｄゲート55へ出力する。
しており、デコーダ53と、ＡＮＤゲート55とから構成さ
れている。ＣＰＵ65から装着機番（機番＃0,1,2,3)を指
定したアドレス信号A1,A2 （00,01,10,11 が入力され
る）がデコーダ53に入力され、該デコーダ53は１つの装
着機番を選択する出力信号Ｄｉ（ｉ＝0,1,2,3 ）をＡＮ
Ｄゲート55へ出力する。
【００１０】一方ＣＰＵ65からＲＯＭの装着機番を選択
して発信されてくるＲＯＭリード信号ＣＥ（Chip Enabl
e)がＡＮＤゲート55に入力されると、前記出力信号Ｄｉ
と該ＲＯＭリード信号ＣＥの論理積をとり読取信号ＣＥ
ｉ（ｉ＝0,1,2,3)を出力して、対応する機番＃ｉ（機番
＃0,1,2,3)に装着されたＲＯＭをアクセスする。
して発信されてくるＲＯＭリード信号ＣＥ（Chip Enabl
e)がＡＮＤゲート55に入力されると、前記出力信号Ｄｉ
と該ＲＯＭリード信号ＣＥの論理積をとり読取信号ＣＥ
ｉ（ｉ＝0,1,2,3)を出力して、対応する機番＃ｉ（機番
＃0,1,2,3)に装着されたＲＯＭをアクセスする。
【００１１】前記読取信号ＣＥｉによってアクセスする
ＲＯＭのアクセス領域は、例えば読取信号ＣＥ２の場合
は、機番＃２に装着されたＲＯＭのアドレス2000〜2FFF
（16進数）がアクセスされる。
ＲＯＭのアクセス領域は、例えば読取信号ＣＥ２の場合
は、機番＃２に装着されたＲＯＭのアドレス2000〜2FFF
（16進数）がアクセスされる。
【００１２】本来機番＃０に装着されるべき制御ＲＯＭ
16が、例えば機番＃２に装着された場合、読取信号ＣＥ
２は、アクセス領域をアドレス2000〜2FFFと認識してア
クセスすることになる。しかし制御ＲＯＭ16に格納され
ているプログラム命令が参照しているアドレスは「0000
〜0FFF（16進数）」の範囲であり（制御ＲＯＭのプログ
ラムはアドレス0000〜0FFFに常駐する形で作成されてい
る) 、前記アクセス領域のアドレス2000〜2FFFと一致し
なくなり、制御ＲＯＭ16が正常に機能しない状況が発生
する。
16が、例えば機番＃２に装着された場合、読取信号ＣＥ
２は、アクセス領域をアドレス2000〜2FFFと認識してア
クセスすることになる。しかし制御ＲＯＭ16に格納され
ているプログラム命令が参照しているアドレスは「0000
〜0FFF（16進数）」の範囲であり（制御ＲＯＭのプログ
ラムはアドレス0000〜0FFFに常駐する形で作成されてい
る) 、前記アクセス領域のアドレス2000〜2FFFと一致し
なくなり、制御ＲＯＭ16が正常に機能しない状況が発生
する。
【００１３】なおフォントＲＯＭ25の場合は、ＲＯＭの
内容は文字パターンのデータ即ち命令等が参照するアド
レス情報が含まれていない数値データであるため、機番
＃１，２，３の何れに装着されてもアクセス領域に起因
する異常は生じない。
内容は文字パターンのデータ即ち命令等が参照するアド
レス情報が含まれていない数値データであるため、機番
＃１，２，３の何れに装着されてもアクセス領域に起因
する異常は生じない。
【００１４】
【発明が解決しようとする課題】制御ＲＯＭの装着機番
を間違えると正常な印字制御が出来ないといった問題が
あった。
を間違えると正常な印字制御が出来ないといった問題が
あった。
【００１５】本発明は、制御ＲＯＭが何れの機番に装着
されていても正常な印字制御を可能とすることを目的と
する。
されていても正常な印字制御を可能とすることを目的と
する。
【００１６】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。コネクタによってプリンタ装置本体に複
数個装着されるＲＯＭ（読込み専用メモリ）を有し、装
着機番毎に対応して決まるＲＯＭアドレスをアクセスす
るプリンタ装置において、制御ＲＯＭ11と、フォントＲ
ＯＭ12と、前記制御ＲＯＭ11及び前記フォントＲＯＭ12
が装着される複数の装着機番を有し、該制御ＲＯＭ11が
装着されると検知信号を発信するコネクタ部４と、前記
制御ＲＯＭ11を読込むためのアドレス信号を発信する制
御ＲＯＭ読取部１と、前記フォントＲＯＭ12を読込むた
めのアドレス信号を発信するフォントＲＯＭ読取部２と
を有する読取信号発信部５と、前記制御ＲＯＭ読取部１
からの前記制御ＲＯＭ11の読取信号を入力し、該制御Ｒ
ＯＭ11の前記検知信号を検出すると、該制御ＲＯＭ11に
対し読取信号を発信する制御ＲＯＭ選択部15とを有する
ことを特徴とするＲＯＭ読取制御装置。
ック図である。コネクタによってプリンタ装置本体に複
数個装着されるＲＯＭ（読込み専用メモリ）を有し、装
着機番毎に対応して決まるＲＯＭアドレスをアクセスす
るプリンタ装置において、制御ＲＯＭ11と、フォントＲ
ＯＭ12と、前記制御ＲＯＭ11及び前記フォントＲＯＭ12
が装着される複数の装着機番を有し、該制御ＲＯＭ11が
装着されると検知信号を発信するコネクタ部４と、前記
制御ＲＯＭ11を読込むためのアドレス信号を発信する制
御ＲＯＭ読取部１と、前記フォントＲＯＭ12を読込むた
めのアドレス信号を発信するフォントＲＯＭ読取部２と
を有する読取信号発信部５と、前記制御ＲＯＭ読取部１
からの前記制御ＲＯＭ11の読取信号を入力し、該制御Ｒ
ＯＭ11の前記検知信号を検出すると、該制御ＲＯＭ11に
対し読取信号を発信する制御ＲＯＭ選択部15とを有する
ことを特徴とするＲＯＭ読取制御装置。
【００１７】
【作用】制御ＲＯＭ選択部15は、制御ＲＯＭ読取部１か
ら読取信号を受信すると、コネクタ部４から制御ＲＯＭ
11が装着されると発信される装置信号に基づき該制御Ｒ
ＯＭ11に対し読取信号を発信して該制御ＲＯＭ11をアク
セスすることにより、制御ＲＯＭ11が機番０以外の機番
に装着されてもあたかも機番０に装着されたのと同等に
アクセス可能となる。
ら読取信号を受信すると、コネクタ部４から制御ＲＯＭ
11が装着されると発信される装置信号に基づき該制御Ｒ
ＯＭ11に対し読取信号を発信して該制御ＲＯＭ11をアク
セスすることにより、制御ＲＯＭ11が機番０以外の機番
に装着されてもあたかも機番０に装着されたのと同等に
アクセス可能となる。
【００１８】
【実施例】図４に実施例によるＲＯＭ読取制御部のブロ
ック構成を示す。図４は、パーソナルコンピュータ等の
処理装置７とプリンタ装置の制御部50が結合されたブロ
ック構成の１例を示している。
ック構成を示す。図４は、パーソナルコンピュータ等の
処理装置７とプリンタ装置の制御部50が結合されたブロ
ック構成の１例を示している。
【００１９】制御部50は、ＣＰＵ65と、制御プログラム
62が格納されているＲＡＭ61と、ＲＯＭが装着されるス
ロット40,41,42,43 を有するコネクタ部４と、制御ＲＯ
Ｍ読取部１とフォントＲＯＭ読取部２とを有する読取信
号発信部５と、制御ＲＯＭ選択部15とから構成される。
62が格納されているＲＡＭ61と、ＲＯＭが装着されるス
ロット40,41,42,43 を有するコネクタ部４と、制御ＲＯ
Ｍ読取部１とフォントＲＯＭ読取部２とを有する読取信
号発信部５と、制御ＲＯＭ選択部15とから構成される。
【００２０】制御ＲＯＭ11又はフォントＲＯＭ12は、コ
ネクタ部64が有する機番＃０〜３に対応するスロット4
0,41,42,43 に装着され、ＣＰＵ65によってアクセスさ
れる。図２に実施例によるＲＯＭ読取の選択回路図を示
す。図２は、ＣＰＵ65がＲＯＭをアクセス（読取る）す
る場合に必要なＲＯＭに対する読取信号を発信する読取
信号発信部５と制御ＲＯＭ選択部15の回路構成を示して
いる。
ネクタ部64が有する機番＃０〜３に対応するスロット4
0,41,42,43 に装着され、ＣＰＵ65によってアクセスさ
れる。図２に実施例によるＲＯＭ読取の選択回路図を示
す。図２は、ＣＰＵ65がＲＯＭをアクセス（読取る）す
る場合に必要なＲＯＭに対する読取信号を発信する読取
信号発信部５と制御ＲＯＭ選択部15の回路構成を示して
いる。
【００２１】即ち読取信号発信部５はデコーダ53と、Ａ
ＮＤゲート55，54-1,2,3とから構成され、制御ＲＯＭ選
択部15はＡＮＤゲート56から構成される。次に、図３の
コネクタ部における制御ＲＯＭの接続説明図に従って、
コネクタ部４に装着されたＲＯＭの接続について説明す
る。
ＮＤゲート55，54-1,2,3とから構成され、制御ＲＯＭ選
択部15はＡＮＤゲート56から構成される。次に、図３の
コネクタ部における制御ＲＯＭの接続説明図に従って、
コネクタ部４に装着されたＲＯＭの接続について説明す
る。
【００２２】図３は、制御ＲＯＭ11がスロット40,41,4
2,43 の何れか１つに装着された場合を示しており、コ
ネクタ部４は40ピンから構成される。制御ＲＯＭ11がコ
ネクタ部４に装着されると、該装着によって制御部50か
ら入力される５Ｖに基づく信号が該制御ＲＯＭ11のピン
20を経由して制御部側に検知信号Ｋｉ（ｉ＝0,1,2,3 ）
を発信する。即ちスロット42( 機番＃２）に装着された
制御ＲＯＭ11は、検知信号Ｋ２を制御ＲＯＭ選択部15の
ＡＮＤゲート56に出力する（図２）。
2,43 の何れか１つに装着された場合を示しており、コ
ネクタ部４は40ピンから構成される。制御ＲＯＭ11がコ
ネクタ部４に装着されると、該装着によって制御部50か
ら入力される５Ｖに基づく信号が該制御ＲＯＭ11のピン
20を経由して制御部側に検知信号Ｋｉ（ｉ＝0,1,2,3 ）
を発信する。即ちスロット42( 機番＃２）に装着された
制御ＲＯＭ11は、検知信号Ｋ２を制御ＲＯＭ選択部15の
ＡＮＤゲート56に出力する（図２）。
【００２３】フォントＲＯＭ12はＲＯＭ側のピン20を未
使用状態（他のピン01,02,03,04 等と接続せず）に設定
し、コネクタ部４に装着されても前記検知信号Ｋｉは発
信されない。
使用状態（他のピン01,02,03,04 等と接続せず）に設定
し、コネクタ部４に装着されても前記検知信号Ｋｉは発
信されない。
【００２４】図２において、読取信号発信部５はＣＰＵ
65から装着機番（機番＃0,1,2,3 ）を指定するアドレス
信号A1,A2 （00,01,10,11)が入力されると、デコーダ53
で前記機番＃0,1,2,3 の何れか一つを選択する信号を出
力する。
65から装着機番（機番＃0,1,2,3 ）を指定するアドレス
信号A1,A2 （00,01,10,11)が入力されると、デコーダ53
で前記機番＃0,1,2,3 の何れか一つを選択する信号を出
力する。
【００２５】デコーダ53は機番＃０が選択される（アド
レス信号A1，A2＝00）と、制御ＲＯＭ読取部１のＡＮＤ
ゲート55に信号を出力し、機番＃１〜３が選択される
（アドレス信号A1，A2＝01，10，11）と、該機番＃１〜
３と対応するフォントＲＯＭ読取部２のＡＮＤゲート54
−1,2,3 に信号を出力する。
レス信号A1，A2＝00）と、制御ＲＯＭ読取部１のＡＮＤ
ゲート55に信号を出力し、機番＃１〜３が選択される
（アドレス信号A1，A2＝01，10，11）と、該機番＃１〜
３と対応するフォントＲＯＭ読取部２のＡＮＤゲート54
−1,2,3 に信号を出力する。
【００２６】 機番＃０が選択された場合. ＲＯＭを読取るためのＲＯＭリード信号ＣＥがＡＮＤゲ
ート55に入力されると、ＡＮＤゲート55は読取信号ＣＥ
０を制御ＲＯＭ選択部15のＡＮＤゲート56に出力する。
ＡＮＤゲート56は、前記読取信号ＣＥ０と制御ＲＯＭ11
の装着によって入力される検知信号Ｋｉとの論理積をと
り、機番ｉに装着されている制御ＲＯＭ11を読取るため
の読取信号Ｃｉ（ｉ＝0,1,2,3 ）を発信して該制御ＲＯ
Ｍ11をアクセスする。
ート55に入力されると、ＡＮＤゲート55は読取信号ＣＥ
０を制御ＲＯＭ選択部15のＡＮＤゲート56に出力する。
ＡＮＤゲート56は、前記読取信号ＣＥ０と制御ＲＯＭ11
の装着によって入力される検知信号Ｋｉとの論理積をと
り、機番ｉに装着されている制御ＲＯＭ11を読取るため
の読取信号Ｃｉ（ｉ＝0,1,2,3 ）を発信して該制御ＲＯ
Ｍ11をアクセスする。
【００２７】 機番＃1,2,3 が選択された場合. ＲＯＭを読取るためのＲＯＭリード信号ＣＥがＡＮＤゲ
ート54-j（j=1,2,3 ）に入力されると、デコーダ53から
出力された機番選択信号に基づきＡＮＤゲート54-j（j=
1,2,3 ）はコネクタ部４の機番ｊ（j=1,2,3 ）に装着さ
れたフォントＲＯＭ12を読取るための読取信号ＣＥｊ
（j=1,2,3 ）を発信して該制御ＲＯＭ11をアクセスす
る。
ート54-j（j=1,2,3 ）に入力されると、デコーダ53から
出力された機番選択信号に基づきＡＮＤゲート54-j（j=
1,2,3 ）はコネクタ部４の機番ｊ（j=1,2,3 ）に装着さ
れたフォントＲＯＭ12を読取るための読取信号ＣＥｊ
（j=1,2,3 ）を発信して該制御ＲＯＭ11をアクセスす
る。
【００２８】
【発明の効果】ＲＯＭ装着機番を複数個有するＲＯＭ読
取制御装置において、任意の機番に制御ＲＯＭを装着可
能にすることが出来る。
取制御装置において、任意の機番に制御ＲＯＭを装着可
能にすることが出来る。
【図１】 本発明の原理ブロック図
【図２】 実施例によるＲＯＭ読取の選択回路図
【図３】 コネクタ部における制御ＲＯＭの接続説明図
【図４】 実施例によるＲＯＭ読取制御部のブロック構
成
成
【図５】 ＲＯＭの読取制御部の説明図
【図６】 従来のＲＯＭカートリッジ読取回路図
【図７】 ＲＯＭのアクセスアドレス
【符号の説明】 １は制御ＲＯＭ読取部、 11,16 は制御ＲＯＭ、 12,25 はフォントＲＯＭ、 15は制御ＲＯＭ選択部、 ２はフォントＲＯＭ読取部、 ４，64はコネクタ部、 40,41,42,43,64-0,1,2,3はスロット、 ５，66は読取信号発信部、 50,60 は制御部、 53はデコーダ、 54-1,2,3，55, 56はＡＮＤゲート、 61はＲＡＭ、 62は制御プログラム、 65はＣＰＵ、 ７は処理装置、 Ａ1,Ａ2 はアドレス信号、 Ｃ0,Ｃ1 〜Ｃ3 ，ＣＥ0,ＣＥ1 〜ＣＥ3 は読取信号、 ＣＥはＲＯＭリード信号、 ＤO,Ｄ1 〜Ｄ3 は出力信号、 ＫO,Ｋ1 〜Ｋ3 は検知信号を表す。
Claims (1)
- 【請求項１】 コネクタによってプリンタ装置本体に複
数個装着されるＲＯＭ（読込み専用メモリ）を有し、装
着機番毎に対応して決まるＲＯＭアドレスをアクセスす
るプリンタ装置において、 制御ＲＯＭ（11）と、フォントＲＯＭ（12）と、 前記制御ＲＯＭ（11）及び前記フォントＲＯＭ（12）が
装着される複数の装着機番を有し、該制御ＲＯＭ（11）
が装着されると検知信号を発信するコネクタ部（４）
と、前記制御ＲＯＭ（11）を読込むためのアドレス信号
を発信する制御ＲＯＭ読取部（１）と、前記フォントＲ
ＯＭ（12）を読込むためのアドレス信号を発信するフォ
ントＲＯＭ読取部（２）とを有する読取信号発信部
（５）と、 前記制御ＲＯＭ読取部（１）からの前記制御ＲＯＭ（1
1）の読取信号を入力し、該制御ＲＯＭ（11）の前記検
知信号を検出すると、該制御ＲＯＭ（11）に対し読取信
号を発信する制御ＲＯＭ選択部（15）とを有することを
特徴とするＲＯＭ読取制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250276A JP2861673B2 (ja) | 1992-09-18 | 1992-09-18 | Ｒｏｍ読取制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4250276A JP2861673B2 (ja) | 1992-09-18 | 1992-09-18 | Ｒｏｍ読取制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0699619A true JPH0699619A (ja) | 1994-04-12 |
| JP2861673B2 JP2861673B2 (ja) | 1999-02-24 |
Family
ID=17205493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4250276A Expired - Fee Related JP2861673B2 (ja) | 1992-09-18 | 1992-09-18 | Ｒｏｍ読取制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861673B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0592639A (ja) * | 1991-10-01 | 1993-04-16 | Mita Ind Co Ltd | プリンタ |
-
1992
- 1992-09-18 JP JP4250276A patent/JP2861673B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0592639A (ja) * | 1991-10-01 | 1993-04-16 | Mita Ind Co Ltd | プリンタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2861673B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701886A (en) | Semiconductor integrated circuit device | |
| US4660999A (en) | Dot-matrix printer with font cartridge unit | |
| KR930000488B1 (ko) | 실제적인 장착위치와는 무관하게 폰트 메모리를 지정할 수 있는 인자장치와 그 지정방법 | |
| US5051925A (en) | Printer for converting character codes into bit images | |
| EP0281999A2 (en) | Data processing system with pluggable option card | |
| KR100312888B1 (ko) | 칩 인에이블 신호 생성 회로 및 메모리 장치 | |
| JPH0737155B2 (ja) | プリンタ | |
| JP2745669B2 (ja) | プリンタ | |
| KR910003753B1 (ko) | 전자기기장치 | |
| US4731748A (en) | Pocket computer with means for checking the detachable memory module before and after power interruption | |
| EP1146421B1 (en) | Removable electronic device to enhance the functionality of a main processor and control method therefor | |
| JPH0567028A (ja) | 情報処理装置 | |
| JPH0699619A (ja) | Ｒｏｍ読取制御装置 | |
| US5345314A (en) | Laser beam printing system utilizing a plurality of cartridges | |
| US5530818A (en) | Semiconductor integrated circuit device for optionally selecting the correspondence between a chip-select signal and address space | |
| EP0556138B1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| JP3123004B2 (ja) | 印字装置 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| JP3349940B2 (ja) | プログラマブルコントローラ用リンクユニット | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPH0683765A (ja) | マイクロコンピュータ | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JPS61179756A (ja) | パタ−ン変換装置 | |
| JPH0532765B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |
|
| LAPS | Cancellation because of no payment of annual fees |