JPS61112247A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS61112247A JPS61112247A JP59233112A JP23311284A JPS61112247A JP S61112247 A JPS61112247 A JP S61112247A JP 59233112 A JP59233112 A JP 59233112A JP 23311284 A JP23311284 A JP 23311284A JP S61112247 A JPS61112247 A JP S61112247A
- Authority
- JP
- Japan
- Prior art keywords
- diagnosis
- emulator
- self
- socket
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ処理技術に関し、例えばマイクロコ
ンピュータのエミュレーションを行なうエミュレータの
ような装置に利用して有効な技術に関するものである。
ンピュータのエミュレーションを行なうエミュレータの
ような装置に利用して有効な技術に関するものである。
［背景技術］
ユーザーが開発したマイクロコンピュータ・システムの
ソフトウェアを開発したり、デバノギングを行なう場合
、第２図に示すようなエミュレーションシステムを使用
して行なわれることがある。
ソフトウェアを開発したり、デバノギングを行なう場合
、第２図に示すようなエミュレーションシステムを使用
して行なわれることがある。
すなわち、マイクロコンピュータ・システム（ユーザー
・システム）■を構成するボードｌａ上に設けられたマ
イクロコンピュータ（以下ＭＣＵと称する）用のＩＣソ
ケット２に結合可能なプラグを先端に有するインタフェ
ース・ケーブル３およびシステム１内のＭＣＵ９と同一
タイプのＭＣＵを内蔵したエミュレータ４と、ＣＲＴデ
ィスプレイ５やフロッピーディスク装置６ａ、６ｂ等を
備えたシステム開発装置本体７とからなる。そして、エ
ミュレータ４は、ケーブル８を介してシステム開発装置
本体７に接続されている。
・システム）■を構成するボードｌａ上に設けられたマ
イクロコンピュータ（以下ＭＣＵと称する）用のＩＣソ
ケット２に結合可能なプラグを先端に有するインタフェ
ース・ケーブル３およびシステム１内のＭＣＵ９と同一
タイプのＭＣＵを内蔵したエミュレータ４と、ＣＲＴデ
ィスプレイ５やフロッピーディスク装置６ａ、６ｂ等を
備えたシステム開発装置本体７とからなる。そして、エ
ミュレータ４は、ケーブル８を介してシステム開発装置
本体７に接続されている。
このシステムを用いて、ユーザー・プログラムおよびユ
ーザー・システムのデバッギングを行なう場合、ユーザ
ー・システムｌのＩＣソケット２からＭＣＵ９を引き抜
いて、代わりにエミュレータ４側のインタフェース・ケ
ーブル３の先端のプラグ３ａを差し込んでやる。そして
、エミュレータ４内のメモリに、システム開発装装置本
体７の側からユーザー・プログラムをロードし、このユ
ーザー・プログラムをエミュレータ４内のＭＣＵによっ
てエミュレーションを行ないながら、デバッギングを行
なえるようになっている。
ーザー・システムのデバッギングを行なう場合、ユーザ
ー・システムｌのＩＣソケット２からＭＣＵ９を引き抜
いて、代わりにエミュレータ４側のインタフェース・ケ
ーブル３の先端のプラグ３ａを差し込んでやる。そして
、エミュレータ４内のメモリに、システム開発装装置本
体７の側からユーザー・プログラムをロードし、このユ
ーザー・プログラムをエミュレータ４内のＭＣＵによっ
てエミュレーションを行ないながら、デバッギングを行
なえるようになっている。
上記のようなエミュレーション・システムについては、
［株］日立製作所が昭和５９年３月に発行したカタログ
ｒ６３０５Ｘ／６３０５Ｙエミュレータ ユーザーズマ
ニュアル」に詳しく説明されている。
［株］日立製作所が昭和５９年３月に発行したカタログ
ｒ６３０５Ｘ／６３０５Ｙエミュレータ ユーザーズマ
ニュアル」に詳しく説明されている。
しかしながら、従来のマイクロコンピュータ用エミュレ
ータは、一般に自己診断機能までは有していない。その
ため、エミュレータが正常に動作するか否かは、メーカ
ー側においてエミュレータ用のテスト装置を開発し、こ
のテスト装置を用いて診断を行なっており、このエミュ
レータ用テスト装置はユーザーに提供されていなかった
。
ータは、一般に自己診断機能までは有していない。その
ため、エミュレータが正常に動作するか否かは、メーカ
ー側においてエミュレータ用のテスト装置を開発し、こ
のテスト装置を用いて診断を行なっており、このエミュ
レータ用テスト装置はユーザーに提供されていなかった
。
そのため、従来のエミュレータは、テスト装置を別個に
開発しなければならないとともに、ユーザーがこのエミ
ュレータを使用してシステムやプログラムのデバッギン
グを行なう場合、エミュレータの一部が故障したとして
も、ユーザー・システムに不良があるのかエミュレータ
に不良があるのかユーザー自身は知ることができなかっ
た。その結果、ユーザー・システムのデバッギングが困
難になったり、システムの開発期間が長くなってしまう
おそれがあるという問題点があった。
開発しなければならないとともに、ユーザーがこのエミ
ュレータを使用してシステムやプログラムのデバッギン
グを行なう場合、エミュレータの一部が故障したとして
も、ユーザー・システムに不良があるのかエミュレータ
に不良があるのかユーザー自身は知ることができなかっ
た。その結果、ユーザー・システムのデバッギングが困
難になったり、システムの開発期間が長くなってしまう
おそれがあるという問題点があった。
［発明の目的］
この発明の目的は、開発されたユーザー・システムのデ
バソギングを二′ミュレータを用いて行なう場合に、エ
ミュレータまたはユーザー・システムのいずれかに不良
があるのかユーザー自身が部用に知ることができるよう
にして、マイクロコンピュータを用いたシステムの開発
期間を短縮できるようにすることにある。
バソギングを二′ミュレータを用いて行なう場合に、エ
ミュレータまたはユーザー・システムのいずれかに不良
があるのかユーザー自身が部用に知ることができるよう
にして、マイクロコンピュータを用いたシステムの開発
期間を短縮できるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、マイクロコンピュータ用エミュレータは内部
にＭＣＵを有し、エミュレーションされるシステムと接
続するためのインタフェース・ケーブルを有しているこ
とに着目し、エミュレータ・ボード上に上記ケーブル先
端のプラグを接続可能なソケットを設け、該ソケットの
端子に適当な信号線を接続してやり、内部のＭＣＵによ
って自分自身の機能を診断できるようにし、これによっ
て別個にエミュレータ診断用のテスト装置を開発する必
要性をなくすとともに、ユーザーにおいてもシステムの
デバッギングの際にユーザー・システムもしくはエミュ
レータのいずれに不良があるのか容易に知ることができ
るようにし、これによってマイクロコンピュータ・シス
テムの開発期間を短縮させるという上記目的を達成する
ものである。
にＭＣＵを有し、エミュレーションされるシステムと接
続するためのインタフェース・ケーブルを有しているこ
とに着目し、エミュレータ・ボード上に上記ケーブル先
端のプラグを接続可能なソケットを設け、該ソケットの
端子に適当な信号線を接続してやり、内部のＭＣＵによ
って自分自身の機能を診断できるようにし、これによっ
て別個にエミュレータ診断用のテスト装置を開発する必
要性をなくすとともに、ユーザーにおいてもシステムの
デバッギングの際にユーザー・システムもしくはエミュ
レータのいずれに不良があるのか容易に知ることができ
るようにし、これによってマイクロコンピュータ・シス
テムの開発期間を短縮させるという上記目的を達成する
ものである。
［実施例］
第１図には、本発明に係るエミュレータの一実施例が示
されている。
されている。
１１はエミユレーション用ＭＣＵで、このＭＣＵｌｌは
ユーザー・システム内のＭＣＵと同一タイプのものが使
用されている。このＭＣＵＩＩに入出力ポート１２を介
してインタフェース・ケーブル３が接続され、このイン
タフェース・ケーブル３の先端には、ユーザー・システ
ムのボードｌａ上に設けられたＭＣＵ用ＩＣソケット２
（第２図参照）に挿入可能なプラグ３ａが設けられてい
る。
ユーザー・システム内のＭＣＵと同一タイプのものが使
用されている。このＭＣＵＩＩに入出力ポート１２を介
してインタフェース・ケーブル３が接続され、このイン
タフェース・ケーブル３の先端には、ユーザー・システ
ムのボードｌａ上に設けられたＭＣＵ用ＩＣソケット２
（第２図参照）に挿入可能なプラグ３ａが設けられてい
る。
また、上記エミユレーション用ＭＣＵＩＩには。
内部バス１３を介して電気的に書込み可能なＥＰＲＯＭ
（エレクトリカリ・プログラマブル・リード・オンリ
・メモリ）１４および随時読出し書込み可能なＲＡＭ
（ランダム・アクセス・メモリ）１５が接続されている
。
（エレクトリカリ・プログラマブル・リード・オンリ
・メモリ）１４および随時読出し書込み可能なＲＡＭ
（ランダム・アクセス・メモリ）１５が接続されている
。
上記メモリのうちＥＰＲＯＭ１４およびＲＡＭ１５は、
ユーザー・システム側のＭＣＵ９内のＲＯＭの代わりに
ユーザー・プログラムが格納されるメモリで、ＲＡＭ１
５を使用する場合には、入出力バッファ１６を介して接
続されるシステム開発装置本体７の側のフロッピーディ
スクからユーザー・プログラムをロードして実行できる
ようにされている。
ユーザー・システム側のＭＣＵ９内のＲＯＭの代わりに
ユーザー・プログラムが格納されるメモリで、ＲＡＭ１
５を使用する場合には、入出力バッファ１６を介して接
続されるシステム開発装置本体７の側のフロッピーディ
スクからユーザー・プログラムをロードして実行できる
ようにされている。
さらに０図示しないが、エミユレーション用ＭＣＵＬＬ
に割込みをかけるための割込みコントロール回路やエミ
ュレーション実行の際に所定の条件が成立したときにプ
ログラムの実行を一時中断させるためのブレーク回路、
内部バス１３を制御するためのバスコントロール回路、
入出力ボート１２を選択駆動するためのデコーダ回路等
が設けられて、エミュレータ４が構成されている。
に割込みをかけるための割込みコントロール回路やエミ
ュレーション実行の際に所定の条件が成立したときにプ
ログラムの実行を一時中断させるためのブレーク回路、
内部バス１３を制御するためのバスコントロール回路、
入出力ボート１２を選択駆動するためのデコーダ回路等
が設けられて、エミュレータ４が構成されている。
ここまでの構成は、従来のエミュレータと略同じである
。
。
しかして、この実施例では、エミュレータ・ボード上に
前記インタフェース・ケーブル３先端のプラグ３ａが挿
入可能なソケット１７と、自己診断用プログラムが格納
されたＥＰＲＯＭ１８とが設けられている。ＥＰＲＯＭ
１８は、バス切換回路１９に接続され、バス切換回路１
９は診断コントロール回路２０からの制御信号によって
バスの切換えが行なわれ、ＥＰＲＯＭ１４またはＥＰＲ
ＯＭＩ ４．ＲＡＭＩ ５を選択的にエミユレーション
用ＭＣＵＩＩに接続させるようになっている。
前記インタフェース・ケーブル３先端のプラグ３ａが挿
入可能なソケット１７と、自己診断用プログラムが格納
されたＥＰＲＯＭ１８とが設けられている。ＥＰＲＯＭ
１８は、バス切換回路１９に接続され、バス切換回路１
９は診断コントロール回路２０からの制御信号によって
バスの切換えが行なわれ、ＥＰＲＯＭ１４またはＥＰＲ
ＯＭＩ ４．ＲＡＭＩ ５を選択的にエミユレーション
用ＭＣＵＩＩに接続させるようになっている。
診断コントロール回路２０には、アドレスバス２、およ
Ｕｆ−５，＜８２゜、、＊、アッユヶ４１． ・
°゛装置本体７側からの信号が供給されるようになっで
いる。診断コントロール回路２０は、例えば内部にデコ
ーダを有し、システム開発装置本体７から供給されたア
ドレス信号をデコードして、上記バス切換回路１９に対
するバス切換制御信号や後述のゲートに対する選択信号
を形成し、出力するようにされている。
Ｕｆ−５，＜８２゜、、＊、アッユヶ４１． ・
°゛装置本体７側からの信号が供給されるようになっで
いる。診断コントロール回路２０は、例えば内部にデコ
ーダを有し、システム開発装置本体７から供給されたア
ドレス信号をデコードして、上記バス切換回路１９に対
するバス切換制御信号や後述のゲートに対する選択信号
を形成し、出力するようにされている。
従って、エミュレータを自己診断したいような場合には
、先ずシステム開発装置本体７側から所望のアドレス信
号をエミュレータ内の診断コントロール回路２０に供給
して、バス切換回路１９を切換え、ＥＰＲＯＭ１Ｂをエ
ミユレーション用ＭＣＵＩＩに接続させる。
、先ずシステム開発装置本体７側から所望のアドレス信
号をエミュレータ内の診断コントロール回路２０に供給
して、バス切換回路１９を切換え、ＥＰＲＯＭ１Ｂをエ
ミユレーション用ＭＣＵＩＩに接続させる。
それから、ＥＰＲＯＭ１ａ内に入っている模擬プログラ
ム等をＭＣＵＩＩが実行することにより。
ム等をＭＣＵＩＩが実行することにより。
エミュレータ内部の割込みコントロール回路やブレーク
回路、バスコントロール回路、デコーダ回路等が正常に
動作するか監視して、ソフトウェアで自己診断を行なう
ことができる。
回路、バスコントロール回路、デコーダ回路等が正常に
動作するか監視して、ソフトウェアで自己診断を行なう
ことができる。
しかして、エミュレータ内にはソフトウェアだけでは診
断することができないような部分もある。
断することができないような部分もある。
第１図には、そのようなソフトウェアで自己診断の行な
えない部分を自己診断できるようにしたハード構成の一
例として、入出力ポート１２のテストを行なえるように
したものが示されている。
えない部分を自己診断できるようにしたハード構成の一
例として、入出力ポート１２のテストを行なえるように
したものが示されている。
すなわち、エミュレータ・ボード上に設けられたソケッ
ト１７の上記ＭＣＵの入力ボートに対応する端子と出力
ポートに対応する端子との間および入出力兼用ボートに
対応する端子同士あるいは出力ポートに対応する端子と
入出力ポートに対応する端子間を、互いに直結するよう
な信号線Ｑ１＋Ｑ２＋・・・・を設け、それらの信号線
の途中にそれぞれゲート（もしくはスイッチ）Ｇ１．Ｇ
２ 、・・・・を配設しである。そして、上記各ゲート
Ｇ １ ＋Ｇ ２ ｔ・・・・には、適当なアドレスを
割り振っておいて、システム開発装置本体７から供給さ
れるアドレス信号を診断コントロール回路２０でデコー
ドして選択信号を形成し、これによって、それらのゲー
トＧ １ ＋ Ｇ ２ ｔ・・・・を選択的し口開閉で
きるようにしである。
ト１７の上記ＭＣＵの入力ボートに対応する端子と出力
ポートに対応する端子との間および入出力兼用ボートに
対応する端子同士あるいは出力ポートに対応する端子と
入出力ポートに対応する端子間を、互いに直結するよう
な信号線Ｑ１＋Ｑ２＋・・・・を設け、それらの信号線
の途中にそれぞれゲート（もしくはスイッチ）Ｇ１．Ｇ
２ 、・・・・を配設しである。そして、上記各ゲート
Ｇ １ ＋Ｇ ２ ｔ・・・・には、適当なアドレスを
割り振っておいて、システム開発装置本体７から供給さ
れるアドレス信号を診断コントロール回路２０でデコー
ドして選択信号を形成し、これによって、それらのゲー
トＧ １ ＋ Ｇ ２ ｔ・・・・を選択的し口開閉で
きるようにしである。
そのため、各ゲートＧ７．Ｇ２．・・・・が開かれると
、対応するＭＣＵの出力ポートの信号がそのままＭＣＵ
の他の入力ボートに入力されるので。
、対応するＭＣＵの出力ポートの信号がそのままＭＣＵ
の他の入力ボートに入力されるので。
ＭＣｔＪｌｌはポートに異常があるか否か容易に知るこ
とができる。
とができる。
さらに、ＭＣＵの制御信号入力端子に対応するソケット
１７の端子には、診断コントロール回路２０で形成され
た信号が印加されるようになっている。これによって、
システム開発装置本体７内のホスト・コンピュータから
の指令によって、診断コントロール回路２０内でリセッ
ト信号ＲＥＳや割込み要求信号ＩＮＴ、タイマ信号ＴＩ
ＭＥＲ、スタンバイ信号５ＴＢＹのような制御信号を形
成して対応する制御端子に供給し、その制御信号が入力
されるポートが正常か否か検出することができる。
１７の端子には、診断コントロール回路２０で形成され
た信号が印加されるようになっている。これによって、
システム開発装置本体７内のホスト・コンピュータから
の指令によって、診断コントロール回路２０内でリセッ
ト信号ＲＥＳや割込み要求信号ＩＮＴ、タイマ信号ＴＩ
ＭＥＲ、スタンバイ信号５ＴＢＹのような制御信号を形
成して対応する制御端子に供給し、その制御信号が入力
されるポートが正常か否か検出することができる。
なお、上記実施例では、ソフトウェアだけで自己診断の
できない部分の一例として、入出力ボートを例にとって
説明したが、入出力ポート以外のソフトウェアで自己診
断の行なえない部分についても、同様に適当なハードウ
ェアを付加することにより、エミュレータ自身が自己診
断を行なえるようにすることができる。
できない部分の一例として、入出力ボートを例にとって
説明したが、入出力ポート以外のソフトウェアで自己診
断の行なえない部分についても、同様に適当なハードウ
ェアを付加することにより、エミュレータ自身が自己診
断を行なえるようにすることができる。
また、上記実施例では、自己診断用プログラムを格納す
る専用のＥＰＲＯＭ１８が設けられているが、このＥＰ
ＲＯＭ１８をＲＡＭで構成したり。
る専用のＥＰＲＯＭ１８が設けられているが、このＥＰ
ＲＯＭ１８をＲＡＭで構成したり。
あるいはＥＰＲＯＭ１８を設ける代わりに自己診断時に
診断用プログラムをシステム開発装置本体７側のフロッ
ピーディスク（５ａ、６ｂ）からＲＡＭ１５内にロード
するようにすることもできる。
診断用プログラムをシステム開発装置本体７側のフロッ
ピーディスク（５ａ、６ｂ）からＲＡＭ１５内にロード
するようにすることもできる。
さらに、上記実施例では、エミュレーション動作モード
と自己診断動作モードとの切換えを、システム開発装置
７側からの指令に基づいて診断コントロール回路２０が
行なうようになっているが。
と自己診断動作モードとの切換えを、システム開発装置
７側からの指令に基づいて診断コントロール回路２０が
行なうようになっているが。
エミユレーション用ボードにモード切換えスイッチを設
け、ハード的にモード切換えを行なうようにしてもよい
。
け、ハード的にモード切換えを行なうようにしてもよい
。
［効果］
エミュレータ・ボード上にインタフェース・ケープ２．
先端。プうグを結合。能２ッヶッ、□０４、
パ該ソケットの端子に適当な信号線を接続させるように
したので、内部のＭＣＵによって自分自身の機能を診断
できるようになるという作用により。
先端。プうグを結合。能２ッヶッ、□０４、
パ該ソケットの端子に適当な信号線を接続させるように
したので、内部のＭＣＵによって自分自身の機能を診断
できるようになるという作用により。
エミュレータと別個にエミュレータ診断用のテスト装置
を開発する必要性をなくすとともに、ユーザーにおいて
システムのデバッギングを行なう際にユーザー・システ
ムもしくはエミュレータのいずれに不良があるのか容易
に知ることができ、これによってマイクロコンピュータ
・システムの開発期間が短縮されるという効果がある。
を開発する必要性をなくすとともに、ユーザーにおいて
システムのデバッギングを行なう際にユーザー・システ
ムもしくはエミュレータのいずれに不良があるのか容易
に知ることができ、これによってマイクロコンピュータ
・システムの開発期間が短縮されるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。上記実施例では、シング
ルチップ・マイコンのようなマイクロコンピュータのエ
ミュレーションを行なうシステムについて説明したが、
マルチチップ・マイクロコンピュータ・システムを構成
するマイクロプロセッサのエミュレーションを行なう装
置にも適用できることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。上記実施例では、シング
ルチップ・マイコンのようなマイクロコンピュータのエ
ミュレーションを行なうシステムについて説明したが、
マルチチップ・マイクロコンピュータ・システムを構成
するマイクロプロセッサのエミュレーションを行なう装
置にも適用できることはいうまでもない。
［利用分野］
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるエミュレータに適
用したものについて説明したが。
を、その背景となった利用分野であるエミュレータに適
用したものについて説明したが。
それに限定されるものでなくデータ処理装置一般に利用
することができる。
することができる。
第１図は、本発明を適用したエミュレータの要部の一実
施例を示すブロック構成図、 第２図は、本発明が適用されるエミュレータ・システム
の全体の構成の一例を示す概略構成図である。 １・・・・ユーザー・システム、２・・・・ＩＣソケッ
ト、３・・・・インタフェース・ケーブル、３ａ・・・
プラグ、４・・・・エミュレータ、５・・・・ＣＲＴデ
ィスプレイ、６ａ、６ｂ・・・・フロッピーディスク装
置、７・・・・システム開発装置本体、８・・・・ケー
ブル、９・・・・ＭＣＵ （マイクロコンピュータ）、
１１・・・・エミユレーション用Ｍ ＣＵ、１２・・・
・入出力ポート、１３・・・・内部バス、１７・・・・
ソケット、１８・・・・記憶装置（ＥＰＲＯＭ＞、１９
・・・・バス切換回路、２０・・・・診断コントロール
回路。 第 １ 図
施例を示すブロック構成図、 第２図は、本発明が適用されるエミュレータ・システム
の全体の構成の一例を示す概略構成図である。 １・・・・ユーザー・システム、２・・・・ＩＣソケッ
ト、３・・・・インタフェース・ケーブル、３ａ・・・
プラグ、４・・・・エミュレータ、５・・・・ＣＲＴデ
ィスプレイ、６ａ、６ｂ・・・・フロッピーディスク装
置、７・・・・システム開発装置本体、８・・・・ケー
ブル、９・・・・ＭＣＵ （マイクロコンピュータ）、
１１・・・・エミユレーション用Ｍ ＣＵ、１２・・・
・入出力ポート、１３・・・・内部バス、１７・・・・
ソケット、１８・・・・記憶装置（ＥＰＲＯＭ＞、１９
・・・・バス切換回路、２０・・・・診断コントロール
回路。 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、対象となるシステム内のマイクロコンピュータと同
一タイプのマイクロコンピュータと、上記システム内の
マイクロコンピュータ接続用ソケットに挿入可能なプラ
グを有するインタフェース用ケーブルを備え、そのシス
テムのエミュレーションを行なえるようにされたデータ
処理装置であって、該装置内には上記プラグが挿入可能
なソケットを有し、該ソケットの端子に適当な信号線が
接続されることにより、自己診断を行なえるようにされ
てなることを特徴とするデータ処理装置。 ２、上記マイクロコンピュータの入出力ポートに対応す
る上記ソケットの端子間が互いに直結可能にされること
により、ポートの自己診断が行なえるようにされてなる
ことを特徴とする特許請求の範囲第１項記載のデータ処
理装置。 ３、内部に自己診断用プログラムが格納される専用の記
憶装置と、自己診断時にこの記憶装置を上記マイクロコ
ンピュータに接続させるバス切換回路およびこのバス切
換回路に対する制御信号等を形成する診断コントロール
回路が設けられてなることを特徴とする特許請求の範囲
第１項もしくは第２項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233112A JPS61112247A (ja) | 1984-11-07 | 1984-11-07 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233112A JPS61112247A (ja) | 1984-11-07 | 1984-11-07 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112247A true JPS61112247A (ja) | 1986-05-30 |
Family
ID=16949955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233112A Pending JPS61112247A (ja) | 1984-11-07 | 1984-11-07 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112247A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01113839A (ja) * | 1987-10-28 | 1989-05-02 | Nec Corp | マイクロコンピュータ開発支援装置 |
| JPH01121945A (ja) * | 1987-11-05 | 1989-05-15 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH0295444U (ja) * | 1989-01-12 | 1990-07-30 | ||
| JPH02242437A (ja) * | 1989-03-16 | 1990-09-26 | Hitachi Ltd | エミュレータ |
| US6263305B1 (en) | 1997-07-31 | 2001-07-17 | Nec Corporation | Software development supporting system and ROM emulation apparatus |
-
1984
- 1984-11-07 JP JP59233112A patent/JPS61112247A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01113839A (ja) * | 1987-10-28 | 1989-05-02 | Nec Corp | マイクロコンピュータ開発支援装置 |
| JPH0650474B2 (ja) * | 1987-10-28 | 1994-06-29 | 日本電気株式会社 | マイクロコンピュータ開発支援装置 |
| JPH01121945A (ja) * | 1987-11-05 | 1989-05-15 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH0295444U (ja) * | 1989-01-12 | 1990-07-30 | ||
| JPH02242437A (ja) * | 1989-03-16 | 1990-09-26 | Hitachi Ltd | エミュレータ |
| US6263305B1 (en) | 1997-07-31 | 2001-07-17 | Nec Corporation | Software development supporting system and ROM emulation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH011039A (ja) | インサーキット・エミュレータ | |
| JP2002041326A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| JPH0769853B2 (ja) | 回路内エミュレータ | |
| JPH11296404A (ja) | 物理的および／またはシミュレ―トされたハ―ドウエアを含み、エンベットされたマイクロプロセッサ・システムをテストするシステムおよび方法 | |
| JPS61112247A (ja) | デ−タ処理装置 | |
| JPS6112297B2 (ja) | ||
| JPS6310456B2 (ja) | ||
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JPH0399334A (ja) | プログラム・ダウンロード式エミュレータ | |
| US20020162094A1 (en) | Embedded microprocessor emulation method | |
| JPH0285934A (ja) | エミュレータ | |
| US7194401B2 (en) | Configuration for in-circuit emulation of a program-controlled unit | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JP3111355B2 (ja) | 計算機システム | |
| JPS6232512B2 (ja) | ||
| JPH06175874A (ja) | インサーキットエミュレータ装置 | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JP2619416B2 (ja) | エミュレータ | |
| JPH0827740B2 (ja) | デ−タ処理装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS61188637A (ja) | インサ−キツトエミユレ−タ | |
| JPH04160650A (ja) | マイクロプロセッサ | |
| JPS63175940A (ja) | マイクロコンピユ−タシステム開発サポ−トツ−ル | |
| JPH01237846A (ja) | デバッグ機能付プロセッサ・システム |