JPH0293735A - マイクロプロセッサ開発支援装置 - Google Patents
マイクロプロセッサ開発支援装置Info
- Publication number
- JPH0293735A JPH0293735A JP63246031A JP24603188A JPH0293735A JP H0293735 A JPH0293735 A JP H0293735A JP 63246031 A JP63246031 A JP 63246031A JP 24603188 A JP24603188 A JP 24603188A JP H0293735 A JPH0293735 A JP H0293735A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- operating frequency
- circuit
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 101000851696 Homo sapiens Steroid hormone receptor ERR2 Proteins 0.000 abstract description 5
- 102100036831 Steroid hormone receptor ERR2 Human genes 0.000 abstract description 5
- 108010032363 ERRalpha estrogen-related receptor Proteins 0.000 abstract description 3
- 102100036832 Steroid hormone receptor ERR1 Human genes 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ開発支援装置に関し、特に
外部からのクロック信号を入力して被測定用のマイクロ
プロセッサを動作させる機能を有するマイクロプロセッ
サ開発支援装置に関する。
外部からのクロック信号を入力して被測定用のマイクロ
プロセッサを動作させる機能を有するマイクロプロセッ
サ開発支援装置に関する。
従来、この種のマイクロプロセッサ開発支援装置は、被
測定用のマイクロプロセッサを動作させるクロック信号
を、マイクロプロセッサ開発支援装置内部のクロック信
号を使用するか、外部がら入力したクロック信号を使用
するかの何れかを選択して各種測定等を行っていた。
測定用のマイクロプロセッサを動作させるクロック信号
を、マイクロプロセッサ開発支援装置内部のクロック信
号を使用するか、外部がら入力したクロック信号を使用
するかの何れかを選択して各種測定等を行っていた。
しかしながら、このマイクロプロセッサ開発支援装置は
、外部から入力されたクロック信号の周波数を測定する
機能を有していながった。
、外部から入力されたクロック信号の周波数を測定する
機能を有していながった。
上述した従来のマイクロプロセッサ開発支援装置は、外
部から入力されたクロック信号の周波数を測定する機能
を有していないので、外部からのクロック信号で被測定
用のマイクロプロセッサを動作させるとき、入力したク
ロック信号が被測定用のマイクロプロセッサに正しい動
作周波性のクロック信号として与えられているかどうか
を確認することができず、動作不良が発生するという欠
点があり、これを事前に防止しようとすると外部でこの
クロック信号の周波数を計測する必要があり、計測装置
や計測工数が必要となるという欠点がある。
部から入力されたクロック信号の周波数を測定する機能
を有していないので、外部からのクロック信号で被測定
用のマイクロプロセッサを動作させるとき、入力したク
ロック信号が被測定用のマイクロプロセッサに正しい動
作周波性のクロック信号として与えられているかどうか
を確認することができず、動作不良が発生するという欠
点があり、これを事前に防止しようとすると外部でこの
クロック信号の周波数を計測する必要があり、計測装置
や計測工数が必要となるという欠点がある。
本発明の目的は、内部で簡単に外部からのクロック信号
の周波数が適正であるかどうかを確認することができ、
動作不良の発生を防止することができるマイクロプロセ
ッサ開発支援装置を提供することにある。
の周波数が適正であるかどうかを確認することができ、
動作不良の発生を防止することができるマイクロプロセ
ッサ開発支援装置を提供することにある。
本発明のマイクロプロセッサ開発支援装置は、サンプリ
ング信号により所定の期間、外部から入力されるクロッ
ク信号の周波数を計測するカウンタ回路と、前記サンプ
リング信号を発生するサンプリング信号発生回路と、被
測定用のマイクロプロセッサの最高動作周波数及び最低
動作周波数を書込み記憶する記憶部と、前記カウンタ回
路の計測周波数が前記記憶部に記憶されている最高動作
周波数及び最低動作周波数の範囲を越えたときエラー信
号を発生する比較部とを有している。
ング信号により所定の期間、外部から入力されるクロッ
ク信号の周波数を計測するカウンタ回路と、前記サンプ
リング信号を発生するサンプリング信号発生回路と、被
測定用のマイクロプロセッサの最高動作周波数及び最低
動作周波数を書込み記憶する記憶部と、前記カウンタ回
路の計測周波数が前記記憶部に記憶されている最高動作
周波数及び最低動作周波数の範囲を越えたときエラー信
号を発生する比較部とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示すプロ・ンク図であ
る。
る。
カウンタ回路１は、サンプリング信号ＳＳにより所定の
期間、外部から入力されるクロック信号ＣＬＫの周波数
を計測し、その結果を計測周波数ＦＭとして出力する。
期間、外部から入力されるクロック信号ＣＬＫの周波数
を計測し、その結果を計測周波数ＦＭとして出力する。
サンプリング信号発生回路２は、カウンタ回路１へ供給
するサンプリング信号ＳＳを発生する。
するサンプリング信号ＳＳを発生する。
記憶部３Ａ 、３Ｂは、被測定用のマイクロプロセッサ
の最高動作周波数ＦＭ及び最低動作周波数ＦＬをそれぞ
れ予め書込み記憶しておく。
の最高動作周波数ＦＭ及び最低動作周波数ＦＬをそれぞ
れ予め書込み記憶しておく。
比較部４Ａは、カウンタ回路１からの計測周波数ＦＭと
記憶部３Ａに記憶されている最高動作周波数Ｆ’Ｈとを
比較し、計測周波数ＦＭが最高動作周波数ＦＨより高い
ときエラー信号ＥＲＲＩを出力する。
記憶部３Ａに記憶されている最高動作周波数Ｆ’Ｈとを
比較し、計測周波数ＦＭが最高動作周波数ＦＨより高い
ときエラー信号ＥＲＲＩを出力する。
比較部４Ｂは、カウンタ回路１からの計測周波数Ｆｍと
記憶部３Ｂに記憶されている最低動作周波数ＦＬとを比
較し、計測周波数ＦＭが最低動作周波数ＦＬより低いと
きエラー信号ＥＲＲ２を出力する。
記憶部３Ｂに記憶されている最低動作周波数ＦＬとを比
較し、計測周波数ＦＭが最低動作周波数ＦＬより低いと
きエラー信号ＥＲＲ２を出力する。
ゲート回路５は、これらエラー信号ＥＲＲ１。
ＥＲＲ２を統合してエラー信号ＥＲＲとして出力する。
第２図はこの実施例の動作を説明するための各部信号の
波形図である。
波形図である。
第２図において、ＣＬＫＩは外部からのクロック信号Ｃ
ＬＫの周波数が被測定用のマイクロプロセッサの最高動
作周波数の２５Ｍ Ｈｚであるときの波形を示し、ＣＬ
Ｋ２は外部からのクロック信号ＣＬＫの周波数が被測定
用のマイクロプロセッサの最低周波数の２０ Ｍ Ｈｚ
であるときの波形を示す。また、サンプリング信号ＳＳ
によるサンプリング期間は６００ｎｓとしたときの例を
示す。
ＬＫの周波数が被測定用のマイクロプロセッサの最高動
作周波数の２５Ｍ Ｈｚであるときの波形を示し、ＣＬ
Ｋ２は外部からのクロック信号ＣＬＫの周波数が被測定
用のマイクロプロセッサの最低周波数の２０ Ｍ Ｈｚ
であるときの波形を示す。また、サンプリング信号ＳＳ
によるサンプリング期間は６００ｎｓとしたときの例を
示す。
カウンタ回路１は、クロック信号ＣＬＫの周波数をカウ
ント数として出力する。従って、クロック信号ＣＬＫＩ
に対する計測周波数ＦＭはカウント数１５として出力し
、クロック信号ＣＬＫ２に対する計測周波数ＦＭはカウ
ント数１２として出力する。
ント数として出力する。従って、クロック信号ＣＬＫＩ
に対する計測周波数ＦＭはカウント数１５として出力し
、クロック信号ＣＬＫ２に対する計測周波数ＦＭはカウ
ント数１２として出力する。
同様に、記憶部３Ａ 、３Ｂにはそれぞれ、最高動作周
波数Ｆｏとして１５という値が、また最低動作周波数Ｆ
Ｌとして１２という値が記憶されている。
波数Ｆｏとして１５という値が、また最低動作周波数Ｆ
Ｌとして１２という値が記憶されている。
そしてこの１５及び１２という値と、クロック信号ＣＬ
Ｋに対するカウンタ回路１の計測周波数ＦＭであるカウ
ント数とが比較され、このカウント数が１５〜１２とい
う範囲を越えるとエラー信号（ＥＲＲＩ、ＥＲＲ２，Ｅ
ＲＲ）が出力される。
Ｋに対するカウンタ回路１の計測周波数ＦＭであるカウ
ント数とが比較され、このカウント数が１５〜１２とい
う範囲を越えるとエラー信号（ＥＲＲＩ、ＥＲＲ２，Ｅ
ＲＲ）が出力される。
このように、マイクロプロセッサ開発支援装置の内部に
、上述した回路を設けることにより、外部の計測装置を
使用しないで容易に外部からのりロック信号ＣＬＫの周
波数を計測することができ、このクロック信号ＣＬＫの
周波数が被測定用のマイクロプロセッサに対して適正で
あるかどうかを判断することができる。
、上述した回路を設けることにより、外部の計測装置を
使用しないで容易に外部からのりロック信号ＣＬＫの周
波数を計測することができ、このクロック信号ＣＬＫの
周波数が被測定用のマイクロプロセッサに対して適正で
あるかどうかを判断することができる。
第３図は本発明の第２の実施例を示すブロック図である
。
。
この第２の実施例は、ゲート回路６．７を設け、ゲート
信号ＧＴにより最高動作周波数Ｆ□側の比較判定、最低
動作周波数ＦＬ側の比較判定を切換えて行うようにした
もので、最高動作周波数ＦＨ側、最低動作周波数ＦＬ側
のどちら側で動作周波数範囲を越えたかが識別できると
いう利点がある。
信号ＧＴにより最高動作周波数Ｆ□側の比較判定、最低
動作周波数ＦＬ側の比較判定を切換えて行うようにした
もので、最高動作周波数ＦＨ側、最低動作周波数ＦＬ側
のどちら側で動作周波数範囲を越えたかが識別できると
いう利点がある。
以上説明したように本発明は、外部からのクロック信号
の周波数を計測し、また被測定用のマイクロプロセッサ
の最高動作周波数及び最低動作周波数を記憶しておき、
計測されたクロック信号の周波数が最高動作周波数及び
最低動作周波数の範囲を越えたときエラー信号を発生す
る構成とすることにより、外部からのクロック信号の周
波数が被測定用のマイクロプロセッサに対して適正であ
るかどうかを外部の計測装置を使用しないで容易に判定
することができ、動作不良の発生を事前に防止すること
ができる効果がある。
の周波数を計測し、また被測定用のマイクロプロセッサ
の最高動作周波数及び最低動作周波数を記憶しておき、
計測されたクロック信号の周波数が最高動作周波数及び
最低動作周波数の範囲を越えたときエラー信号を発生す
る構成とすることにより、外部からのクロック信号の周
波数が被測定用のマイクロプロセッサに対して適正であ
るかどうかを外部の計測装置を使用しないで容易に判定
することができ、動作不良の発生を事前に防止すること
ができる効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例の動作を説明するための各
部信号の波形図、第３図は本発明の第２の実施例を示す
ブロック図である。 １・・・カウンタ回路、２・・・サンプリング信号発生
回路、３Ａ、３Ｂ・・・記憶部、４．４Ａ 、４Ｂ・・
・比較部、５〜７・・・ゲート回路、０１〜Ｇ４・・・
ＡＮＤゲート。
図は第１図に示された実施例の動作を説明するための各
部信号の波形図、第３図は本発明の第２の実施例を示す
ブロック図である。 １・・・カウンタ回路、２・・・サンプリング信号発生
回路、３Ａ、３Ｂ・・・記憶部、４．４Ａ 、４Ｂ・・
・比較部、５〜７・・・ゲート回路、０１〜Ｇ４・・・
ＡＮＤゲート。
Claims (1)
- サンプリング信号により所定の期間、外部から入力され
るクロック信号の周波数を計測するカウンタ回路と、前
記サンプリング信号を発生するサンプリング信号発生回
路と、被測定用のマイクロプロセッサの最高動作周波数
及び最低動作周波数を書込み記憶する記憶部と、前記カ
ウンタ回路の計測周波数が前記記憶部に記憶されている
最高動作周波数及び最低動作周波数の範囲を越えたとき
エラー信号を発生する比較部とを有することを特徴とす
るマイクロプロセッサ開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246031A JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246031A JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0293735A true JPH0293735A (ja) | 1990-04-04 |
| JP2850333B2 JP2850333B2 (ja) | 1999-01-27 |
Family
ID=17142423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246031A Expired - Fee Related JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850333B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840642A (ja) * | 1981-09-04 | 1983-03-09 | Anritsu Corp | エミユレ−タクロツク回路 |
| JPS63140749U (ja) * | 1987-03-06 | 1988-09-16 |
-
1988
- 1988-09-29 JP JP63246031A patent/JP2850333B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840642A (ja) * | 1981-09-04 | 1983-03-09 | Anritsu Corp | エミユレ−タクロツク回路 |
| JPS63140749U (ja) * | 1987-03-06 | 1988-09-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850333B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668745A (en) | Method and apparatus for testing of semiconductor devices | |
| JPS60245275A (ja) | メモリ・アレイ・チツプ | |
| US6826250B2 (en) | Clock divider with error detection and reset capabilities | |
| JPH0293735A (ja) | マイクロプロセッサ開発支援装置 | |
| JPS58166275A (ja) | 集積回路装置 | |
| JPS62150874A (ja) | 半導体集積回路装置 | |
| JPH10505683A (ja) | クロック信号を論理的に組合せることにより電子回路をテストする方法及びこのようなテスト機構を装備した電子回路 | |
| JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
| JPH01170874A (ja) | 半導体集積回路装置のテストモード設定回路 | |
| JP3552774B2 (ja) | メモリ試験装置及びメモリ試験装置用アダプタ及びメモリ試験方法 | |
| JPH04114400A (ja) | 組み込み自己テスト方式 | |
| JP2550689B2 (ja) | リセット回路 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH0390873A (ja) | タイミング発生装置 | |
| JPS619047A (ja) | 位相修正方式 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JPS585026A (ja) | 半導体集積回路 | |
| JP3292307B2 (ja) | Ｉｃ試験装置 | |
| JPS58127244A (ja) | 論理回路 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH04125751A (ja) | パリティチェック回路 | |
| JPS5844260B2 (ja) | 期待値パタ−ン作成装置 | |
| JPS6128143A (ja) | 入力処理回路の異常検出方法 | |
| JPS6126948Y2 (ja) | ||
| JPS61145796A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |