JP2850333B2 - マイクロプロセッサ開発支援装置 - Google Patents
マイクロプロセッサ開発支援装置Info
- Publication number
- JP2850333B2 JP2850333B2 JP63246031A JP24603188A JP2850333B2 JP 2850333 B2 JP2850333 B2 JP 2850333B2 JP 63246031 A JP63246031 A JP 63246031A JP 24603188 A JP24603188 A JP 24603188A JP 2850333 B2 JP2850333 B2 JP 2850333B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- microprocessor
- operating frequency
- predetermined value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ開発支援装置に関し、特
に外部からのクロック信号を入力して被測定用のマイク
ロプロセッサを動作させる機能を有するマイクロプロセ
ッサ開発支援装置に関する。
に外部からのクロック信号を入力して被測定用のマイク
ロプロセッサを動作させる機能を有するマイクロプロセ
ッサ開発支援装置に関する。
従来、この種のマイクロプロセッサ開発支援装置は、
被測定用のマイクロプロセッサを動作させるクロック信
号を、マイクロプロセッサ開発支援装置内部のクロック
信号を使用するか、外部から入力したクロック信号を使
用するかの何れかを選択して各種測定等を行っていた。
被測定用のマイクロプロセッサを動作させるクロック信
号を、マイクロプロセッサ開発支援装置内部のクロック
信号を使用するか、外部から入力したクロック信号を使
用するかの何れかを選択して各種測定等を行っていた。
しかしながら、このマイクロプロセッサ開発支援装置
は、外部から入力されたクロック信号の周波数を測定す
る機能を有していなかった。
は、外部から入力されたクロック信号の周波数を測定す
る機能を有していなかった。
上述した従来のマイクロプロセッサ開発支援装置は、
外部から入力されたクロック信号の周波数を測定する機
能を有していないので、外部からのクロック信号で被測
定用のマイクロプロセッサを動作させるとき、入力した
クロック信号が被測定用のマイクロプロセッサに正しい
動作周波数のクロック信号として与えられているかどう
かを確認することができず、動作不良が発生するという
欠点があり、これを事前に防止しようとすると外部でこ
のクロック信号の周波数を計測する必要があり、計測装
置や計測工数が必要となるという欠点がある。
外部から入力されたクロック信号の周波数を測定する機
能を有していないので、外部からのクロック信号で被測
定用のマイクロプロセッサを動作させるとき、入力した
クロック信号が被測定用のマイクロプロセッサに正しい
動作周波数のクロック信号として与えられているかどう
かを確認することができず、動作不良が発生するという
欠点があり、これを事前に防止しようとすると外部でこ
のクロック信号の周波数を計測する必要があり、計測装
置や計測工数が必要となるという欠点がある。
本発明の目的は、内部で簡単に外部からのクロック信
号の周波数が適正であるかどうかを確認することがで
き、動作不良の発生を防止することができるマイクロプ
ロセッサ開発支援装置を提供することにある。
号の周波数が適正であるかどうかを確認することがで
き、動作不良の発生を防止することができるマイクロプ
ロセッサ開発支援装置を提供することにある。
本発明のマイクロプロセッサ開発支援装置は、サンプ
リング信号により所定の期間、外部から入力されるクロ
ック信号の周波数を計測しそのカウント数を出力するカ
ウンタ回路と、前記サンプリング信号を発生するサンプ
リング信号発生回路と、被測定用のマイクロプロセッサ
の最高動作周波数を示す第１の所定値を書き込み記憶す
る第１の記憶部と、被測定用の最低動作周波数を示す第
２の所定値を書き込み記憶する第２の記憶部と、前記第
１または前記第２の所定値を予め定める制御信号により
切り換えて出力する第１のゲート手段と、この第１のゲ
ート手段から出力する前記所定値と前記カウント数とを
比較し、前記カウント数が前記第１および前記第２の所
定値で決まる範囲外であればそれぞれ不一致信号を出力
する比較部と、これら不一致信号を、前記制御信号によ
り切り換えてそれぞれエラー信号として出力する第２の
ゲート手段とを備え、前記カウント数が前記第１または
前記第２の所定値のうちどちらに対して前記範囲外かを
前記第１および前記第２のゲート手段による切り換えで
識別することを特徴とする。
リング信号により所定の期間、外部から入力されるクロ
ック信号の周波数を計測しそのカウント数を出力するカ
ウンタ回路と、前記サンプリング信号を発生するサンプ
リング信号発生回路と、被測定用のマイクロプロセッサ
の最高動作周波数を示す第１の所定値を書き込み記憶す
る第１の記憶部と、被測定用の最低動作周波数を示す第
２の所定値を書き込み記憶する第２の記憶部と、前記第
１または前記第２の所定値を予め定める制御信号により
切り換えて出力する第１のゲート手段と、この第１のゲ
ート手段から出力する前記所定値と前記カウント数とを
比較し、前記カウント数が前記第１および前記第２の所
定値で決まる範囲外であればそれぞれ不一致信号を出力
する比較部と、これら不一致信号を、前記制御信号によ
り切り換えてそれぞれエラー信号として出力する第２の
ゲート手段とを備え、前記カウント数が前記第１または
前記第２の所定値のうちどちらに対して前記範囲外かを
前記第１および前記第２のゲート手段による切り換えで
識別することを特徴とする。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の実施例の関連技術を示すブロック図
である。
である。
カウンタ回路１は、サンプリング信号SSにより所定の
期間、外部から入力されるクロック信号CLKの周波数を
計測し、その結果を計測周波数FMとして出力する。
期間、外部から入力されるクロック信号CLKの周波数を
計測し、その結果を計測周波数FMとして出力する。
サンプリング信号発生回路２は、カウンタ回路１へ供
給するサンプリング信号SSを発生する。
給するサンプリング信号SSを発生する。
記憶部3A,3Bは、被測定用のマイクロプロセッサの最
高動作周波数FH及び最低動作周波数FLをそれぞれ予め書
込み記憶しておく。
高動作周波数FH及び最低動作周波数FLをそれぞれ予め書
込み記憶しておく。
比較部4Aは、カウンタ回路１からの計測周波数FMと記
憶部3Aに記憶されている最高動作周波数FHとを比較し、
計測周波数FMが最高動作周波数FHより高いときエラー信
号ERR1を出力する。
憶部3Aに記憶されている最高動作周波数FHとを比較し、
計測周波数FMが最高動作周波数FHより高いときエラー信
号ERR1を出力する。
比較部4Bは、カウンタ回路１からの計測周波数FMと記
憶部3Bに記憶されている最低動作周波数FLとを比較し、
計測周波数FMが最低動作周波数FLより低いときエラー信
号ERR2を出力する。
憶部3Bに記憶されている最低動作周波数FLとを比較し、
計測周波数FMが最低動作周波数FLより低いときエラー信
号ERR2を出力する。
ゲート回路５は、これらエラー信号ERR1,ERR2を統合
してエラー信号ERRとして出力する。
してエラー信号ERRとして出力する。
第２図はこの関連技術の動作を説明するための各部信
号の波形図である。
号の波形図である。
第２図において、CLK1は外部からのクロック信号CLK
の周波数が被測定用のマイクロプロセッサの最高動作周
波数の25MHzであるときの波形を示し、CLK2は外部から
のクロック信号CLKの周波数が被測定用のマイクロプロ
セッサの最低周波数の20MHzであるときの波形を示す。
また、サンプリング信号SSによるサンプリング期間は60
0nsとしたときの例を示す。カウンタ回路１は、クロッ
ク信号CLKの周波数をカウント数として出力する。従っ
て、クロック信号CLK1に対する計測周波数FMはカウント
数15として出力し、クロック信号CLK2に対する計測周波
数FMはカウント数12として出力する。
の周波数が被測定用のマイクロプロセッサの最高動作周
波数の25MHzであるときの波形を示し、CLK2は外部から
のクロック信号CLKの周波数が被測定用のマイクロプロ
セッサの最低周波数の20MHzであるときの波形を示す。
また、サンプリング信号SSによるサンプリング期間は60
0nsとしたときの例を示す。カウンタ回路１は、クロッ
ク信号CLKの周波数をカウント数として出力する。従っ
て、クロック信号CLK1に対する計測周波数FMはカウント
数15として出力し、クロック信号CLK2に対する計測周波
数FMはカウント数12として出力する。
同様に、記憶部3A,3Bにはそれぞれ、最高動作周波数F
Hとして15という値が、また最低動作周波数FLとして12
という値が記憶されている。
Hとして15という値が、また最低動作周波数FLとして12
という値が記憶されている。
そしてこの15及び12という値と、クロック信号CLKに
対するカウンタ回路１の計測周波数FMであるカウント数
とが比較され、このカウント数が15〜12という範囲を越
えるとエラー信号（ERR1,ERR2,ERR）が出力される。
対するカウンタ回路１の計測周波数FMであるカウント数
とが比較され、このカウント数が15〜12という範囲を越
えるとエラー信号（ERR1,ERR2,ERR）が出力される。
このように、マイクロプロセッサ開発支援装置の内部
に、上述した回路を設けることにより、外部の計測装置
を使用しないで容易に外部からのクロック信号CLKの周
波数を計測することができ、このクロック信号CLKの周
波数が被測定用のマイクロプロセッサに対して適正であ
るかどうかを判断することができる。
に、上述した回路を設けることにより、外部の計測装置
を使用しないで容易に外部からのクロック信号CLKの周
波数を計測することができ、このクロック信号CLKの周
波数が被測定用のマイクロプロセッサに対して適正であ
るかどうかを判断することができる。
第３図は本発明の一実施例を示すブロック図である。
この第２の実施例は、ゲート回路6,7を設け、ゲート
信号GTにより最高動作周波数FH側の比較判定、最低動作
周波数FL側の比較判定を切換えて行うようにしたもの
で、最高動作周波数FH側、最低動作周波数FL側のどちら
側で動作周波数範囲を越えたかが識別できるという利点
がある。
信号GTにより最高動作周波数FH側の比較判定、最低動作
周波数FL側の比較判定を切換えて行うようにしたもの
で、最高動作周波数FH側、最低動作周波数FL側のどちら
側で動作周波数範囲を越えたかが識別できるという利点
がある。
以上説明したように本発明は、外部からのクロック信
号の周波数を計測し、また被測定用のマイクロプロセッ
サの最高動作周波数及び最低動作周波数を記憶してお
き、計測されたクロック信号の周波数が最高動作周波数
及び最低動作周波数の範囲を越えたときエラー信号を発
生するときに、最高動作周波数側および最低動作周波数
側のどちら側で動作周波数を越えたかを識別できる構成
とすることにより、外部からのクロック信号の周波数が
被測定用のマイクロプロセッサに対して適正であるかど
うかを外部の計測装置を使用しないで容易に判定するこ
とができ、動作不良の発生を事前に防止することができ
る効果がある。
号の周波数を計測し、また被測定用のマイクロプロセッ
サの最高動作周波数及び最低動作周波数を記憶してお
き、計測されたクロック信号の周波数が最高動作周波数
及び最低動作周波数の範囲を越えたときエラー信号を発
生するときに、最高動作周波数側および最低動作周波数
側のどちら側で動作周波数を越えたかを識別できる構成
とすることにより、外部からのクロック信号の周波数が
被測定用のマイクロプロセッサに対して適正であるかど
うかを外部の計測装置を使用しないで容易に判定するこ
とができ、動作不良の発生を事前に防止することができ
る効果がある。
第１図は本発明の実施例の関連技術を示すブロック図、
第２図は第１図に示された関連技術の動作を説明するた
めの各部信号の波形図、第３図は本発明の一実施例を示
すブロック図である。 １……カウンタ回路、２……サンプリング信号発生回
路、3A,3B……記憶部、4,4A,4B……比較部、５〜７……
ゲート回路、G1〜G4……ANDゲート。
第２図は第１図に示された関連技術の動作を説明するた
めの各部信号の波形図、第３図は本発明の一実施例を示
すブロック図である。 １……カウンタ回路、２……サンプリング信号発生回
路、3A,3B……記憶部、4,4A,4B……比較部、５〜７……
ゲート回路、G1〜G4……ANDゲート。
Claims (1)
- 【請求項１】サンプリング信号により所定の期間、外部
から入力されるクロック信号の周波数を計測しそのカウ
ント数を出力するカウンタ回路と、前記サンプリング信
号を発生するサンプリング信号発生回路と、被測定用の
マイクロプロセッサの最高動作周波数を示す第１の所定
値を書き込み記憶する第１の記憶部と、被測定用の最低
動作周波数を示す第２の所定値を書き込み記憶する第２
の記憶部と、前記第１または前記第２の所定値を予め定
める制御信号により切り換えて出力する第１のゲート手
段と、この第１のゲート手段から出力する前記所定値と
前記カウント数とを比較し、前記カウント数が前記第１
および前記第２の所定値で決まる範囲外であればそれぞ
れ不一致信号を出力する比較部と、これら不一致信号
を、前記制御信号により切り換えてそれぞれエラー信号
として出力する第２のゲート手段とを備え、前記カウン
ト数が前記第１または前記第２の所定値のうちどちらに
対して前記範囲外かを前記第１および前記第２のゲート
手段による切り換えで識別することを特徴とするマイク
ロプロセッサ開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246031A JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246031A JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0293735A JPH0293735A (ja) | 1990-04-04 |
| JP2850333B2 true JP2850333B2 (ja) | 1999-01-27 |
Family
ID=17142423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246031A Expired - Fee Related JP2850333B2 (ja) | 1988-09-29 | 1988-09-29 | マイクロプロセッサ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850333B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840642A (ja) * | 1981-09-04 | 1983-03-09 | Anritsu Corp | エミユレ−タクロツク回路 |
| JPH0614525Y2 (ja) * | 1987-03-06 | 1994-04-13 | 日立電子株式会社 | ビツト同期検出回路 |
-
1988
- 1988-09-29 JP JP63246031A patent/JP2850333B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0293735A (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668745A (en) | Method and apparatus for testing of semiconductor devices | |
| JP2850333B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH04326410A (ja) | クロック監視装置 | |
| US4527907A (en) | Method and apparatus for measuring the settling time of an analog signal | |
| JP3601680B2 (ja) | Ｉｃテスタ | |
| SU934476A1 (ru) | Устройство дл контрол и диагностики электронных блоков | |
| JPS61176871A (ja) | 半導体試験装置 | |
| SU1263226A1 (ru) | Устройство дл психофизиологических исследований | |
| KR940011751B1 (ko) | 전송 시스템의 es 검출회로 | |
| SU962861A2 (ru) | Устройство дл оценки качества системы "человек-машина | |
| JP3292307B2 (ja) | Ｉｃ試験装置 | |
| JPH03200080A (ja) | 集積回路試験装置 | |
| SU598082A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
| JPS60138474A (ja) | 電源電圧異常検知回路 | |
| JPH0130113B2 (ja) | ||
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| KR930004861B1 (ko) | A/d 컨버터 테스트장치 | |
| JPS6239786B2 (ja) | ||
| SU769638A1 (ru) | Устройство дл контрол запоминающих устройств | |
| SU1053577A1 (ru) | Устройство дл поверки силоизмерительных преобразователей | |
| SU660053A1 (ru) | Устройство дл контрол микропроцессора | |
| JPH0658389B2 (ja) | 点検監視方法 | |
| JPH0465684A (ja) | 半導体集積回路試験装置 | |
| JP2000275287A (ja) | カード計器時定数測定装置 | |
| JP2000258196A (ja) | 計測処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |