SU822191A1 - Устройство дл контрол КОдОВыХ пРЕОбРАзОВАТЕлЕй - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах,имеющих в своём состав кбдовые преобразователи с увеличенной .разр дной .

Известно устройство дл  контрол  кодовых преобразователей, работающее по принципу сравнени  посланных и считанных из провер емых объектов кодов 1.

Недостатком устройства  вл етс  ограниченна  область применени  изза осуществлени  контрол  лишь сравнитель .ю узкого класса кодовых преобразователей и невысокого быстродействи .

Наиболее близким к изобретению  вл етс  устройство дл  контрол  кодовых преобразователей, содержащее блок выбора объекта, блок коммутации адресов, блок задани  граничных адресов, блок формировани  линейно-ступенчатого напр жени , первый компаратор, блок управлени , блок задани  ограничений, блок задани  допуска на ошибки и блок проверки адресных цепей объектов, пркчем выход блока управлени  соединен с первыми входами блока выбора

объекта, блока коммутации адресов и блока формировани  линейно-ступен-j чатого напр жени , выходы блока задани  граничных адресов соединены со вторыми входами блока выбора объекта и блока коммутации адресов, . выходы которых подключены соответственно к первым и вторым выходам устройства, причем первый выход

0 блока задани  ограничений соединен со вторым входом блока формировани  линейно-ступенчатого напр жени , первый выход -которого соединен с первым входом первого компаратора,

5 выход блока задани  допуска на ошибки соединен со вторым входом первого компаратора, выход и третий вход которого соединены соответственно со входом блока управлени 

0 и входом устройства 2 .

Данное устройство также обладает ограниченной областью применени , так как не позвол ет контролировать

с преобразователи кода во временной интервал, временногоинтервала в код или другие преобразователи, имеющие увеличенную разр дную сетку. Каждый такой преобразователь подключаетс  вместо двух и более цифро0 аналоговых или аналого-цифровых преобраэователей и требует формировани  сигналов, соответствующих линейно в6,эрастающёму и линейно убывающему напр жени м увеличенного масштаба при условии обращени  к нескольким раэным каналам,что нельз  осуществить в данном устройстве. Устройство также имеет специальный существенно отли.чный от , рабочего , режим контрол  адресных цепей объектов, который основан .на выдаче пр мого или обратного кода в зависимости от адреса канала и пор дкового -номера обращени , В этом режиме часто , возникают ситуации посылки в провер емый канал , при двух последова- тель«ых обращени х сначала , а потом, обратного кодов или наоборот что может привести к большому скачку напр жени  на выходе цифроаналогового преобразовател  и к перевозбуждению выходного усилител  на значитель но большее врем , чем в рабочем режи ме. Кроме того, длительность отработки перепада напр жени , поступающего с выхода цифроансшогового на ,вход ана1лого-цифрового преобразовател  след щего типа, пропорциональн величине скачка. Все это приводит к необходимости контрол  адресных- . цепей объектов либо в меньшем диапазоне частот, чем при обычном рабо .чем режиме, либр на небольшом.участ ке шкалы преобразователей, что не, всегда приводит к вы влению неисправностей . Осуществление такого способа проверки адресных цепей требует значительного дополни те-льного оборудовани . Цель изобретени  - расширение области- применени  устройства за счет осуществлени  контрол  преобра зователей кода во временной интервгш , повьлиениедостоверности и упро щение контрол  адресных.цепей объек тов. . . ; Данна  цель достигаетс  тем, что в устройство, содержащее блок выбо раОбъекта, блок коммутации адресов блок эгщаии  граничных адресов,, блок формировани  линейно-ступенчат го напр жени , первый компаратор, . блок управлени , блок задани  ограничений , блок задани  допуска на ошибки и блок проверки адресных цепей объектов, причем выход блока управлени  соединен с первыми входа ми блока выбора объекта, блока коммутации адресов и блока формировани линейно-ступенчатого напр жени , выходы блока задани  граничных ад . ресов соединены .со вторыми входами Олока выбора объекта и блока коммут ции гшресов, выходы которых подключены соответственно к первым и вторым выходам устройства, причем перв выход блока задани  ограничений соединен со вторым входом блока формировани  линейно-ступенчатого напр жени , первый выход которого, соединен с первым входом первого компаратора , выход блока задани  допуска на ошибки соединен со вторым входом первого компаратора, выход и ретий вход которого соединены соответственно со входом блока управлени  и входом устройства, в-вёдены реверсивный счетчик, блок элементов 2И-ИЛИ-НЕ, элемент ИЛИ-НЕ и второй компаратор,соединенный выходом с пр мыми выходами реверсивдого снетчика и .четвертым входом первого компарато-. ра. а входами - с пр мыми и инверсными выходами реверсивного счетчика -И вторым выходом блока задани  ограничений, блок элементов- 2И-ИЛИ-НЕ подключен выходом к третьему выходу устройства, а уходами - к .пр мым выходам реверсивного счетчика, второму выходу блока формировани  . линейно-ступенчатого напр жени , соединенному со, в.х-одами реверсивного счетчика, и через;,элемент ИЛИ-НЕ и непосредственно - к выходу блока управлени , причем первый вход блока проверки адресных цепей объектов соединён с выходом блока управлени , второй вход - с третьим выходом блока задани  ограничений, а выходы - с третьими входами блока выбора объекта и блока коммута- . ции адресов. На фиг. 1 приведена блок-схема .устройства дл  контрол  кодовых преобразователей; на фиг. 2 - пример схемного раскрыти  узлов устройства , осуществл ющих контроль преобразователей кода во временной интервал и временного интервала в код, имеющих разр дную сетку двой .ного масштаба. . . Устройство дл  контрол  кодовых преобразователей содержит блок 1 выбора .объекта, блок 2 коммутации адресов, блок 3 задани  граничных адресов, блок 4 проверки адресных . цепей объектов, реверсивный счётчик 5, блок 6 формировани  линейнб-сту-, пенчатого напр жени , первый компаратор 7, блок 8. управлени , блок 9 задани  ограничений, блок 10 задат ни  допуска на ошибки блок 11 элементов 2И-ИЛИ.-НЕ, второй компаратор 12, элемент 1.3 ИЛИ-НЕ. Компаратор 12 состоит из элементов 14.114 .П, каждый из которых представл ет собой сдвоенный логический элеMgar 2И-НЕ. реализующий функции и (i 1, п); элементов 2 И -.НЕ 15.1 -15. п, каждый кот орых реализует функции и (1 1,п); элементов 16 и 17, на которых осуществл етс  конъюнкци  и- инверси  выходных сигналов соответственно с элементов 14,1-14.п и 15.115 ,п; логических элементов ИЛИНЕ 18 и 19, на которых реализуетс  инверси  сигналов с выходом элемен тов 16 и 17. Выходы элементов -18 и соедин ютс  со входом первого комп ратора. Блок 11 состоит из элементов 20 20.п, выполн ющих логическую функци 2И-ИЛИ-НЕ. К верхним совпаде ни  элементов 20;1-20.п подсоедин ютс  пр мые выходы счетчика 5, а к нижним - выходы блока 6.Вторые вхо . верхних и. нижних схем совпадени  элементов 20.1-20. п соедин ютс  .с блоком 8 непосредственно и. через эл мент. 13 ИЛИ-НЕ. Выходы элементов . 20.1-20.п  вл ютс  выходами устрой . ства. ... функциональные назначени  назва ных блоков следующие. В-блоке 1 происходит дешифраци  и формирование сигналов обращени  к контролируеьфлм объектам, а выход блока 1  вл ет с  первым выходом устройства и соединен со всеми объ тами. В блоке 2 формируютс  сигналы выбора адреса канала в объекте, а выход блока 2 - это второй выход устройства1 и соединен с адресньми шинами всех объектов. Граничные адреса провер емых каналов задаютс блоком 3, выходы которого соединены с блоками 1 и 2. Контроль адресов преобразователей производитс  блоком 4, выходы которого соединены с блоками 1 и 2. Реверсивный счетчик 5 своими пр мыми .выходами св за со входами блока 11, первого и втор го компаратора, а HHBe iCHUMH выходами - со входом второго компаратора . В блоке 6 происходит формирование кодов, соответствующих линейно-ст-упенчатому напр жению, причем один из выходов блока :6. сдединен do входами реверсивного счетчик . и блок.а 11, а другой - со входом первого компаратора, в котором про изводитс  сравнение с зал анной точностью посланных и из объектов кодов. Выход первого компа ратора соединен со. входо.м блока 8, а один из входов  вл етс  входом устройства. Блок 8 управлени  организует работу всего устройства и; св зан по выходу с блоками 1, 2, 4, 6 и 11 и элементом 13 ИЛИ-НЕ, выход которого соединен с одним из входов блока 11. В блоке 9 определ ютс  пределы формировани  линейно-ступенчатого напр жени , причем выходы блока 9 соединены с блоками 4 и 6 и вторым компаратором . Точность сравнени  посланных и прин тых из объектов.кодов задаетс  блоком 10, выход которого соединен с одним из входов первого компаратора . Блок 11, ВЫПОЛНЯЮ1ЦКЙ логи ческие функции 2И-ЙЛИ-НЕ, соединен выходг1ми с .выходами устройства, которые подключаютс  к информационным входам всех объектов. Второйкомпаратор реализует функцию сравнени  кода в счетчике 5 с предельными ;значени ми, заданными в блоке 9 и св зан выходрм со входом первого крмларатора. Реверсивный счетчик. 5 св зан шинами сложени  (фиг, 2) И вычитани  со старшим разр дом счетчика формировани  кодов в блоке 6, что дает возможность получить линейно измен ющиес  коды увеличенного масштаба. Разр дность -счетчика 5 равна стандартной разр дной сетке в системе преобразующих устройств .п. Пр мые выходы счетчика, обозначены идентификаторами а,,а2/ г а и их инверсии К компаратору 12 подключаютс  из блока 9 предельные знг1чени : .макг симальное значение кода ,t..Ьп и его инверси  Ъ jbj ,,. ,Ъп и мини ,6„и мальное значение ,с I, ,... инверси  5, С f . . с г,, а также чика 5 пр кие и инверсные выходы. Работа устройства при контроле аналого-цифровых и цифроаналог-овых преобразователей происходит следующим образом. По сигналу из блока 8 начальный адрес и «омёр объекта из блока 4 направл ютс  в блоки 1 и 2, где дешифруютс  и передаютс  в объект. Сигналом из блока управлени  кодд.сформированныйв блоке б, передаетс  в блок 11 И далее в выбранный канал объекта.. Блок управлени  модифицирует адрес в блоке-4 и направл ет код б51ока 6 по новому адресу в объекте. Данна  процедура повтор етс  до совпадени  текущед о гщреса с конечным , заданным в блоке 3. После осуществлени  цифроаналогового преобразова:ни  во. всех контролируемых каналах. устройство повторно , в той же последовательности, перебирает все адреса каналов в объектах. При этом после .каждого обращени  к выбранному каналу в компараторе 7 происходит сравнение кода, поступившего с объекта, с кодом в блоке 6. Если разница между кодами превышает допуск, заданный в блоке 10, то работа устройства прерываетс . Индикаци  основных регистров дает возможность обнаружить номер текущего кангша и характер неисправности в объекте. . после обращени  ко всем ангшогрифровым каналам устройство осуществ ет переход к следующему коду, на котором производитс  проверка, т.е. одифицирует код в блоке б. Диапазон изменени  кодрв в блоке 6, соответствующих линейно-ступ енчатому нар жению , задаетс  блоком 9. Работа устройства при проверке реобразователей кода во временной нтервал и временного интервала в од происходит следующим образом.

Выбор и передача адреса начального канала осуществл етс  аналогично общему режиму проверки. По сигналу -логической блока 8, посланному на вход элемента 13, код,сформированный в блоке .6, через элементы 2И-ИЛИ-НЕ блока 11 поступает в первый канал выбранного преобразовател .

После модификации адресов, котора  также производитс  аналогично общему режиму контрол , блок 8 мен ет сигнал на входе элемента 13 ka

О

При этом

уровень логического

на выходные шины блок.а 11, а значит и во второй канал выбранного преобразовател , поступит код со счетчика 5.

Далее устройство перебирает все номера преобразователей, заданных в блоке 3 таким образом, что в первые каналы этих преобразователей поступает информаци  из блока 6, а во вторые каналы из блока 5. Это достигаетс  последовательной сменой уровней управлени  на входе элемента 13.

После Осуществлени  двойного преобразовани  кода во временной интервал и временного интервала в код устройство повторно, в той же последовательности , перебирает адреса все контролируемых преобразователей. Информаци  из объектов с ошибкой преобразовани  поступает на вход компаратора 7. Код, поступающий из первых каналов выбранных преобразователей , сравниваетс  с кодом, сформированным в блоке 6, код из вторых каналов - q кодом в счетчике 5. Если результат сравнени  кодов превосходит допустимую ошибку, заданную в блоке 10, то блок 8 вырабатывает сигнал прерывани .

После проверки всех преобразователей на данном коде блок 8 уве + 1

личивает, при сигнале на шине

или уменьшает, при сигнале на шине , формируемые в блоке 6 и счетчике 5 и производит описанный контроль уже на новом коде.

Смена режимов сложени  и вычитани  в счетчике 5 и блоке 6 происходит автоматически следующим образом .

При равенстве кодов в счетчике 5 (сигнал на выходе элемента 18) и счетчике формировани  кодов в блоке б максимальному коду, заданному в блоке 9, блок 8 разрешает прохождение с 1гнала реверсивного сложени  на шины -1 блока 6 и счетчика 5, а при равенстве кодов в счетчике 5 (сигнал на выходе элемента 19) и счетчике формировани  кодов в блоке 6 минимальному коду блока 9 блок 8 переключает сигнал реверсивного слосчетчика 5 и

+ 1

жени  на шины блока 6.

Таким образом, устройство осуществл ет полную функциональную проверку преобразователей кода во временной интервал и временного интервала в код, каждый из которых требует обращени  к двум стандартным каналам, как при возрастании, так и при уменьшении кодов по закону линейно-ступенчатого напр жени  двойного масштаба.

Контроль адресных цепей объектов в устройстве производитс  на основе двойной модификации адресов за счет включени  блока 4. Устройство измен ет адреса в блоке 4 таким образом, что в каждый текущий цикл проверки линейно измен ющиес  коды выдаютс  только по одному адресу в объекте, а информаци  в других каналах данног объекта остаетс  зафиксированной. Так, в первом цикле коды поступают в первый канал объекта, во втором цикле - во второй, в третьем - в третий и т.д. При неисправности адресных цепей посланный и считанные из объекта коды различны, и устройство останавливаетс  по несразэнению кодов в компараторе 7. Номера неисправных каналов фиксируютс  системой индикации устройства.

Возможность проверки преобразователей кода во временной интервал и временного интервала в код, кроме обычных цифроаналоговых и аналогоцифровых преобразователей, расшир ет область применени  устройства и позвол ет примен ть его в современных автоматизированных системах, полностью освобожда  при этом от функци контрол , наладки и ремонта преобразователей универсальные электронные вычислительные машины.

Claims (2)

1.воронов И.С. и др. Устройство преобразовани  УП-б дл  АЦВС общего назначени . Сб. Вопросы радиоэлектроники ,:сер. ЭВТ, вып. 4,1971.

2.Авторское свидетельство СССР

642710, кл. G 06 F 11/02, 5.02.7,6

0 ( прототип).

фаг. I