SU648981A1 - Устройство дл контрол микросхем - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике, в частности к устройствам дл  проверки элементов цифровых вычислительных Машин, например микросхем. Известно устройство дл  контрол  микросхем, содержащее эталонную микросхему , генератор и шульсов, двоичный счетчик, блок сравнени , индикаторы 1 . . Наиболее близким техническим реше нием к данному изобретению  вл етс  устройство дл  контрол  микросхем, содержащее генератор импульсов, двои ный счетчик, элемент И, эталонную микросхему, индикаторы, блок сравнени , ключ установки в исходное состо ние , причем выход генератора импульсов соединен с первым входом эле мента И, выходы двоичного счетчика соединены со входами провер емой и эталонной микросхем, выходы которых соединены со входами блока сравнени  один вывод ключа установки в исходное состо ние соединен с источником питани , а другой вывод - с управл ю щими входами двоичного счетчика про вер емой и эталонной микросхем 2. Недостатком известных устройств  вл етс  недостаточное быстродействие , вызванное тем, что на входы провер емой и эталонной микросхем подаютс  все состо ни  двоичного счетчика , хот  среди них имеютс  запрещенные состо ни . Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство введены генератор одиночного импульса, ключ- одиночного шага, блок исключени  запрещенных состо ний и два элемента ИЛИ, причем один вывод ключа одиночного шага соединен с источником питани , а другой вывод - со входом генератора одиночного импульса, выход которого соединен с первым входом первого элемента ИЛИ, выход элемента И соединен со вторым входом первого элемента ИЛИ, выход которого соединен со входом двоичного счетчика, выходы которого соединены со входами блока исключени  запрещенных состо ний и первой группы индикаторов, выходы провер емой и эталонной микросхем соединены со второй и третьей группами индикаторов, выход блока сравнени  соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом блока исключени  запрещенных состо ПИЙ , а выход соединен с вторым входом элемента И, а также тем, что блок исключени  запрещенных состо ний содержит дешифратор, элемент ИЛИ и переключатели , причем входы блЪка соединены со входами дешифра.тора,- выходы которого соединены соответственно с первыми неподвижными контактами пе реключателей, вторые неподвижные ком такты KOTOpbix соединены с источником питани , подвижные контакты переключателей соединены со входами элемента ИЛИ, выходы которого  вл ютс  выходом блока. На фиг. 1 представлена схеца устройства дл  контрол  микросхем; на фиг 2 - схема блока исключени  запрещенных состо ний. Устройство содержит провер емую микросхему 1, эталонную микросхему 2 генератор импульсов 3, генератор 4 одиночного импульса, элемент ИЛИ 5, элемент И 6, элемент ИЛИ 7, двоичный счетчик 8, ключ 9 одиночног,о шага , ключ 10 sCTaHOBKH в исходное сос то ние, блок сравнени  11, индикаторы 12, 13 и 14 и блок 15 исключени  запрещенных состо ний. При этом выхо генератора шмпульсов 3 соединен с первым входом элемента И б, а второ вход элемента И б соединен с выходом элемента ИЛИ 5, у,которого первый вход соединен с выходом блока сравн ни  11, а второй вход - с выходом блока 15 исключени  запрещенных сос то ний, а выход элемента И б соединен с одним входом элемента ИЛИ 7, другой вход которого соединен с выходом генератора 4 одиночного импул са, а вход последнего соединен с ключом 9 одиночного шага. Выходы двоичного счетчика 8 соединены со входами провер емой 1 и эталонной 2 микросхем, блока 15 исключени  запрещенных состо ний и первой группы индикаторов 12. Выходы провер емой микросхемы 1 соединены со входами блока сравнени  11 со входами второй группы индикаторов 13. Выходы эталонной микр схемы 2 соединены со входами блока сравнени  11 и входами третьей груп пы индикаторов 14, Управл ющие вход двоичного счетчика 8, провер емой микросхемы 1 и эталонной микросхемы 2 соединены с ключом 10 установки в исходное состо ние. Блок исключени  запрещенных состо ний (см.фиг.2) состоит из дешифратора 16, переключателей 17 и .элемента ИЛИ 18. Подвижный контакт у каждого из переключателей 17 соединен со входо элемента ИЛИ 18, Один неподвижный контакт этого переключател  соедине с выходом дешифратора 16, а другой с источником питани . Проверка микросхемы начинаетс  с включени  ключа 10. При этом ПЕЗОИ ходит сброс счетчика 8, провер емой и эталонной микросхем {если они этого требуют) в начальное состо ние. Индикатор 12 покажет нулевое состо ние , соответствующее комбинации логических уровней, поданных на входы микросхем 1 и 2. Если при этом на выходах микросхем одинаковые комбинации логических уровней, то на индикаторах 13 и 14 показаны одинаковые числа, а блок сравнени  11 вьщает на вход элемента ИЛИ 5 разрешающий сигнал, который поступает на вход элемента И б, и очередной импульс от генератора 3 проходит через элемент И 6 и элемент ИЛИ 7 на вход счетчика 8, Счетчик измен ет свое состо ние на единицу. На входы микросхем 1 и 2 подаетс  нова  кодова  комбинаци , и процесс идет, как и раньше. Если же блок сравнени  11 устанавливает , что комбинаци  логических уровней на выходе провер емой микросхемы 1 не така , как у эталонной микросхемы 2, то разрешающий сигнал на вход элемента И 6 не выдаетс . По показани м индикаторов 12, 13 и 14 можно зарегистрировать логические уровни на входах и выходах микросхем, Дл  продолжени  проверки в этом случае необходимо включить ключ 9, Генератор 4 выдает один импульс, который измен ет состо ние счетчика 8 на единицу , далее процесс повтор етс , Если провер ема  микросхема полностью соответствует эталонной, счетчик 8 находитс  в непрерывном движеЕсли в таблице состо ний провер емой микросхемы некоторые состо ни  отсутствуют и  вл ютс  запрещенными, так как создают неопределенное сочетание выходных логических уровней, то используетс  блок 15 исключени  запрещенных состо ний. Переключатели 17, соответствующие запрещеннЕлм состо ни м, устанавливаютс  в положени , при которых выходы дешифратора 16 соединены ср входами элемента ИТИ 18. При по влении на выходе счетчика 8 комбинации логических уровней, представл ющей запрещенное состо ние, на одном из выходов дешифратора 16 возникает разрешающий потенциал, который через соответствующий переключатель 17 и элементы ИЛИ 18 и 5 поступает на вход элемента И 6. Благодар  этому очередной импульс от генератора 3 может пройти через элемент И 6 даже в том случае, если блок сравнени  11 не выдает разрешени  изза несовпадени  комбинаций на выходах провер емой и эталонной микросхем . Частота следовани  импульсов, выдав ае, генератором 3, выбираетс  такой, чтобы до по влени  очередного импульса на входе элемента И 6 успевали закончитьс  переходные процессы в микросхемах, блоке сравнени 

и элементе ИЛИ 5, вызванные поступлением предыдущего импульса в счетчик 8.

Применение изобретени  позвол ет значительно ускорить проверку микросхем , поскольку процесс проверки полностью автоматизирован„

Claims (1)

1. Авторское свидетельство СССР № 451994, G Обр 11/00,- 1973.

№ 8, 1974,

Электроника

2, с. 65-67.