SU1633428A1 - Устройство дл сортировки - Google Patents
Устройство дл сортировки Download PDFInfo
- Publication number
- SU1633428A1 SU1633428A1 SU894663135A SU4663135A SU1633428A1 SU 1633428 A1 SU1633428 A1 SU 1633428A1 SU 894663135 A SU894663135 A SU 894663135A SU 4663135 A SU4663135 A SU 4663135A SU 1633428 A1 SU1633428 A1 SU 1633428A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- inputs
- outputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл разбраковки и сортировки деталей на группы дл последующей сборки с заданной партией контрдеталей. Целью изобретени вл етс расширение области применени . Устройство содержит преобразователь аналог-код. три схемы сравнени , регистр уставок, регистры верхней и нижней границ, регистр остатков, два регистра, два сумматора, четыре счетчика, коммутатор, триггер, счетный триггер, генератор, дешифратор нул , групп элементов И, четыре элемента И, блок индикации, элемент задержки . В ходе сортировки деталь по измеренному значению параметра относитс к одному из диапазонов сортировки, после чего осуществл етс однозначный или неоднознач ный, в зависимости от диапазона, выбор группы. При неоднозначном выборе признак относитс к той из допустимых групп, в которой имеетс больший остаток неотсортированных признаков. 2 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл разбраковки и сортировки деталей на группы дл последующей сборки с заданной партией контрдеталей.
Цель изобретени - расширение функциональных возможностей путем совмещени неоднозначной и однозначной сортировки.
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - графическое по снение особенностей реализуемой сортировки деталей на группы.
Устройство содержит преобразователь 1 аналог-код, второй элемент И 2, схемы 3 и 4 сравнени , регистры верхней границы 5 и нижней границы 6, регистр 7 уставок, генератор 8 тактовых импульсов, триггер 9, элемент И 10, счетчик 11, счетчик 12, регистр 13 остатков, регистры 14 и 15, схему 16 сравнени , дешифратор
17 нул , элемент И 18, сумматоры 19 и 20. счетчик 21, счетчик 22, коммутатор 23. блок 24 индикации, элемент 25 задержки, счетный триггер 26, элемент И 27, групп} элементов И 28.
Принцип сортировки, реализуемый устройством , позвол ет расширить область применени неоднозначной сортировки следующим образом. Использованию неоднозначной сортировки по всем размерам сорги- р}емой детали соответствует размер rpvn- пового допуска, равный . где Д - величина допуска на сборочное соединение Увеличение группового допуска делает нево - можным применение неоднозначной сорт ровки в полном объеме. Предлагаемое устройство совмещает операции однозначной и неоднозначной сортировки, расшир область допустимых групповых допусков от
О5
со
СО Јъ N3
оо
. д /ъл.дА
-т о -причем дл выбранной веоо
личины группового допуска в максимальной мере используетс неоднозначна сортировка Дл обеспечени этого поле допуска сортируемой детали делитс на последовательно чередующиес диапазоны сортировки с однозначным и неоднозначным выбором группы (фиг 2) В ходе сортировки деталь по измеренному значению параметра относитс к одному из диапазонов i сортировки, после чего осуществл етс однозначный или неоднозначный в зависимости от диапазона выбор группы / При неоднозначном выборе деталь относитс к той из допустимых групп, в которой имеетс больший остаток п, нечкомтектованных контрдеталей
Устройство работает следующим обра юм До начала собственно сортировки триг- iep 9, счетный триггер 2Ь, счетчики 21 и 22 устанавливаютс в нулевое состо ние, счетчик 12 - в максимальное состо ние, а также аналогично известному устройству в регистры 5-7 занос тс уставки (границы сортировочных ipvrni Л,), в регистры 13 15количества контрдеталей п,
в ipvnnax Пример исходного размещени информации в регистрах приведен на фиг 2 В цел х упрощени изображени структурной схемы устройства цепи ввода и начальной установки на фиг 1 не показаны
При выполнении сортировки преобразователь 1 аналог--код преобразует величину измер емою параметра детали в цифровой код, который поступает на входы схем 3 и 4 сравнени По сигналу «Конец преобразовани с преобразовател 1 аналог - код устанавливаетс в единичное состо ние триггер 9, разреша прохождение тактовых импульсов с генератора 8 тактовых импульсов через элемент И 10 Под действием тактовых импульсов с выхода элемента И 10 информаци в регистрах 5-7 сдвигаетс и в определенный момент в регистрах границ находитс код верхней границы (регистр 5) и код нижней границы (регистр 6) диапазона сортировки Этот момент вы вл етс по по влению импульса на выходе счетчика 11, имеющего коэффициент пересчета, равный тактовому периоду между кодами соседних границ, записанными в последовательном коде в регистре 1 уставок Этот же импульс измен ет состо ние счетного триггера 26, что отображает последовательное чередование диапазонов однозначной и неоднозначной сортировки Счетчик 12 увеличивает свое значение на единицу при переходе счетного триггера 26 из нулевого состо ни в единичное, т е при установке в регистрах 5 и 6 границ диапазона однозначной сортировки С учетом начальной уста
0
новки это значение будет соответствовать номеру сортировочной группы, к которой может быть отнесена данна деталь как при однозначной, так и при неоднозначной
сортировке (основна сортировочна группа ) Счетчик 21 ведет аналогичный подсчет, но за счет предварительной установки и исключени нулевого состо ни его содержимое всегда на единицу больше содержимого счетчика 12, что соответствует номеру группы, к которой деталь может быть отнесена в случае неоднозначной сортировки (дополнительна сортировочна группа ) Выход счетного триггера 26 управл ет также прохождением тактовых импульсов с выхода элемента И 10 через элемент И 27 При этом установка границ диапазона однозначной сортировки в регистрах 5 и 6 будет сопровождатьс синхронной установкой очередных значений в регистрах 14 и 15, а в ходе установки границ диапазона неоднозначной сортировки сдвиг регистров 13-15 будет запрещен, что соответствует изменению значений регистров 14 и 15, полностью синхронному с изменением значений счетчиков 21 и 12 В
5 результате при установке в регистрах 5 и 6 границ очередного диапазона сортировки в счетчиках 12 и 21 будут находитьс номера основной и дополнительной сортировочных г рупп, соответствующих установ ленному диапазону сортировки, а в регист0 pax 15 и 14 - количество неукомплектованных контрдеталей в этих группах
Установка всех указанных данных завершаетс действием импульса переполнени , вырабатываемого на выходе счетчика 11 и поступающего на счетный триггер 26 Этот же импульс, задержанный в элементе 25 задержки на врем , необходимое дл надежного установлени данных, инициирует проверку результата измерени , поступа на вход элемента И 2 Сигнал на
0 выходе элемента И 2 по вл етс при совпадении сигналов с выхода элемента 25 задержки и выходов схем 3 и 4 сравнени . Схема 3 сравнени срабатывает, если код параметра меньше кода верхней границы, а схема 4 сравнени срабатывает, если
5 код параметра больше кода нижней границы , т е если параметр находитс в пределах допуска данного диапазона сортировки , то при приходе импульса с элемента 25 задержки по вл етс сигнал на выходе
п элемента И 2 Импульс, по вл ющийс на выходе схемы И 2, сбрасывает в нулевое состо ние триггер 9, запреща дальнейшее поступление тактовых импульсов в схему, обнул ет счетчик 22, подготавлива его к контролю сортировки следующей детали,
5 и разрешает работу схемы 16 сравнени Схема 16 сравнени сравнивает код, поступающий с выхода регистра 15, с кодом, имеющимс на выходе группы элементов
5
И 28 и равном выходу регистра 14 при неоднозначной сортировке (счетный триггер 26 в нулевом состо нии) или нулю при однозначной сортировке (счетный триггер 26 в единичном состо нии). В результате при однозначной сортировке данные по дополнительной сортировочной группе в сравнении не участвуют, что исключает выбор этой группы. Если код с выхода группы элементов И 28 меньше или равен коду в регистре 15, сигналом с второго выхода схемы 16 сравнени , поступающим на управл ющий вход коммутатора 23, разрешаетс прохождение кода со счетчика 12, соответствующего номеру основной сортировочной группы, на блок 24 индикации. Этим же сигналом производитс запись в регистр 15 нового остатка контрдеталей в группе, который меньше предыдущего на единицу. Вычитание единицы из предыдущего остатка контрдеталей осуществл етс сумматором 20, на вход которого подаетс код с выходов регистра 15, а на другой вход поданы логические единицы (т. е. число «-1 в дополнительном коде). Если код на выходе группы элементов И 28 больше кода в регистре 15. что может быть только дл неоднозначной сортировки, сигналом с первого выхода схемы 16 сравнени , поступающим на управл ющий вход коммутатора 23, разрешаетс прохождение кода со счетчика 21, соответствующего номеру дополнительной сортировочной группы, на блок 24 индикации. Этим же сигналом производитс запись в регистр 14 нового остатка контрдеталей в группе, который меньше предыдущего на единицу. Вычитание единицы из предыдущего остатка контрдеталей осуществл етс сумматором 19, на входы которого подаетс код с выхода регистра 14, а на второй вход поданы логические единицы (т. е. число «-1 в дополнительном коде). Вычитание единицы из кода, содержащегос в регистре 15. может про- должатьс до тех пор, пока содержимое регистра 15 не станет равным нулю, что вы вл етс дешифратором 17 нул , сигналом с выхода которого, поступающим на вход элемента И 18, запрещаетс прохождение импульса с выхода схемы 16 сравнени на вход записи регистра 15.
Счетчик 22 служит дл обнаружени брака. Тактовый вход счетчика 22 соединен с входом счетчлков 12 и 21, что обеспечивает синхронное наращивание дл всех счетчиков, а вход обнулени счетчика 22 подключен к выходу элемента И 2, что обеспечивает счет с нул при сортировке каждой детали. Выход счетчика 22, коэффициент пересчета которого на единицу больше числа сортировочных групп, под- ключей к индикатору брака в блоке 24 индикации. Таким образом, если деталь сопоставлена сг всеми диапазонами сорти
ровки и не отнесена ни тировочныч групп (т. е. нал на вход обнулени
счетчик 22 заполнитс до максимального значени и при попытке устройства повторить цикл сопоставлени детали с диапазонами сортировки произойдет переполнение счетчика Сигнал переполнени 22 сбрасывает в нулевое состо ние триггер 9, прекраща поступление тактовых импульсов в схему через элемент И 10, и подает сигнал на пход блока 24 индикации, разреша индикацию брака
При сортировке следующих деталей устройство действует аналогично, заверша сортировку каждой детали индикацией номера сортировочной группы или брака.
5 о 5 0
5
0
5
5
0
Формула и.шире / ени.ч
Устройство дл соршровки, содержащее преобразователь аналог -код, три схемы сравнени , регистр уставок, регистр верхней и нижней границы, регистр остатков, два регистра , два сумматора, четыре счетчика, коммутатор, тритгер, генератор, дешифратор нул , три элемента И, блок индикации, причем информационный вход устройства подключен к информационному входу преобразовател аналог -код. информационный выход которого соединен с входами первых групп первой и второй схем сравнени , входы вторых групп которых подключены соответственно к выходам разр дов регистров нижней и верхней границы, выход стар шего разр да регистра нижней границы сое динен с входом младшего разр да рептст- ра уставок, выход старшего разр да которого соединен с входом младшего разр да регистра верхней границы, выход старшего раф да которого соединен с входом младшего разр да регистра нижней границы , входы сдвига регистров верхней нижней границы, регистра уставок и счетный вход первого счетчика подключены к выходу первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов , выход переполнени первого счетчика соединен с его установочным входом, выход старшего разр да регистра остатков подключен к входу младшего ра ф да первого регистра, выход старшего разр да которого соединен с входом младшего разр да второго регистра, выход старшею разр да которого соединен с входом младшего разр да регистра остатков, входы сдвига регистра остатков, первого и второго регистров объединены, выходы разр дов первого и второго регистров соединены с входами первых групп соответственно первого и второго сумматоров, входы вторых групп сумматоров соединены с входом логической единицы устройства, выходы первой и вгорой схем сравнени соединены соответственно с первым и вторым входами второго элемента И, выходы разр дов второго регистра соединены с входами первой группы третьей схемы сравнени и с входами дешифратора нул , выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с первым выходом третьей схемы сравнени и с первым управл ющим входом коммутатора, второй управл ющий вход которого соединен с вторым выходом третьей схемы сравнени и с входом записи первого регистра, выход третьего элемента И соединен с входом записи второго регистра, выходы первого и второго сумматоров соединены с информационными входами соответственно первого и второго регистров, выходы разр дов второго и третьего счетчиков соединены соответственно с входами первой и второй групп коммутатора, выходы которого подключены к информационным входам блока индикации , управл ющий вход которого подключен к выходу переполнени четвертого счетчика и к первому входу сброса триггера, второй вход сброса которого соединен с выходом второго элемента И, входом сброса
0
5
0
четвертого счетчика и управл ющим входом третьей схемы сравнени , счетные входы второго , третьего и четвертого счетчиков объединены , пр мой выход триггера соединен с вторым входом первого элемента И, вход установки в «1 триггера соединен с выходом конца преобразовани преобразовател аналог-код, отличающеес тем, что, с целью расширени области применени за счет совмещени неоднозначной и однозначной сортировки признаков, в него введены счетный триггер, группа элементов И, элемент задержки, четвертый элемент И, первый вход которого подключен к выходу первого элемента И, второй вход четвертого элемента И соединен с первыми входами элементов И группы и с выходом счетного триггера, а выход соединен с входом сдвига регистра остатков, вход счетного триггера соединен с выходом переполнени первого счетчика и через элемент задержки с третьим входом второго элемента И, вторые входы элементов И группы подключены к соответствующим выходам разр дов первого регистра, а выходы соединены с входами второй группы третьей схемы сравнени
Pgf3
Pztt
РгВ
Фиг. 2
Claims (1)
- Формула изобретенияУстройство для сортировки, содержащее преобразователь аналог -код, три схемы сравнения, регистр уставок, регистр верхней и нижней границы, регистр остатков, два регистра. два сумматора, четыре счетчика, коммутатор, триггер, генератор, дешифратор нуля, три элемента И. блок индикации, причем информационный вход устройства подключен к информационному входу преобразователя аналог—код. информационный выход которого соединен с входами первых групп первой и второй схем сравнения, входы вторых групп которых подключены соответственно к выходам разрядов регистров нижней и верхней границы, выход стар шего разряда регистра нижней границы сое динен с входом младшего разряда регистра уставок, выход старшего разряда которого соединен с входом младшего разряда регистра верхней границы, выход старшего разряда которого соединен с входом младшего разряда регистра нижней границы. входы сдвига регистров верхней нижней границы, регистра уставок и счетный вход первого счетчика подключены к выходу первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, выход переполнения первого счетчика соединен с его установочным входом, выход старшего разряда регистра остатков подключен к входу младшего разряда первого регистра, выход старшего разряда которого соединен с входом младшего разряда второго регистра, выход старшего разряда которого соединен с входом младшего разряда регистра остатков, входы сдвига регистра остатков, первого и второго регистров объединены, выходы разрядов первого и второго регистров соединены с входами первых групп соответственно первого и второго сумматоров, входы вторых групп сумматоров соединены с входом логической единицы устройства, выходы первой и вто рой схем сравнения соединены соответственно с первым и вторым входами второго элемента И, выходы разрядов второго регистра соединены с входами первой группы третьей схемы сравнения и с входами дешифратора нуля, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с первым выходом третьей схемы сравнения и с первым управляющим входом коммутатора, второй управляющий вход которого соединен с вторым выходом третьей схемы сравнения и с входом записи первого регистра, выход третьего элемента И соединен с входом записи второго регистра, выходы первого и второго сумматоров соединены с информационными входами соответственно первого и второго регистров, выходы разрядов второго и третьего счетчиков соединены соответственно с входами первой и второй групп коммутатора, выходы которого подключены к информационным входам блока индикации, управляющий вход которого подключен к выходу переполнения четвертого счетчика и к первому входу сброса триггера, второй вход сброса которого соединен с выходом второго элемента И, входом сброса четвертого счетчика и управляющим входом третьей схемы сравнения, счетные входы второго, третьего и четвертого счетчиков объединены, прямой выход триггера соединен с вторым входом первого элемента И, вход установки в «1» триггера соединен с выходом конца преобразования преобразователя аналог—код, отличающееся тем, что, с целью расширения области применения за счет совмещения неоднозначной и однозначной сортировки признаков, в него введены счетный триггер, группа элементов И, элемент задержки, четвертый элемент И, первый вход которого подключен к выходу первого элемента И, второй вход четвертого элемента И соединен с первыми входами элементов И группы и с выходом счетного триггера, а выход соединен с входом сдвига регистра остатков, вход счетного триггера соединен с выходом переполнения первого счетчика и через элемент задержки с третьим входом второго элемента И, вторые входы элементов И группы подключены к соответствующим выходам разрядов первого регистра, а выходы соединены с входами второй группы третьей схемы сравнения.Фиг.1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894663135A SU1633428A1 (ru) | 1989-03-15 | 1989-03-15 | Устройство дл сортировки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894663135A SU1633428A1 (ru) | 1989-03-15 | 1989-03-15 | Устройство дл сортировки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1633428A1 true SU1633428A1 (ru) | 1991-03-07 |
Family
ID=21434479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894663135A SU1633428A1 (ru) | 1989-03-15 | 1989-03-15 | Устройство дл сортировки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1633428A1 (ru) |
-
1989
- 1989-03-15 SU SU894663135A patent/SU1633428A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 970386, кл. G 06 F 15/36, 1981. Авторское свидетельство СССР № 1322319, кл. G 06 F 15/36, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498174A (en) | Parallel cyclic redundancy checking circuit | |
SU1633428A1 (ru) | Устройство дл сортировки | |
US4096471A (en) | Method and apparatus for transfer of asynchronously changing data words | |
SU1569821A1 (ru) | Устройство дл сортировки | |
SU1615756A1 (ru) | Устройство дл распознавани образов | |
SU1200299A1 (ru) | Устройство дл определени стационарности случайного процесса | |
SU1156124A1 (ru) | Устройство дл цифровой индикации | |
SU1469507A1 (ru) | Устройство дл сортировки деталей на группы | |
SU648981A1 (ru) | Устройство дл контрол микросхем | |
SU966913A1 (ru) | Устройство контрол | |
SU1187171A1 (ru) | Устройство дл контрол @ -разр дных схем сравнени | |
SU1661755A1 (ru) | Устройство дл определени экстремумов функции | |
SU1187100A2 (ru) | Цифровой фазометр | |
SU1272342A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
SU1163277A1 (ru) | Устройство дл автоматического выбора пределов измерени цифровых приборов | |
SU1377860A1 (ru) | Устройство дл контрол сумматора | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
SU1322319A1 (ru) | Устройство дл сортировки | |
SU842695A1 (ru) | Цифровой измеритель временных интер-ВАлОВ | |
SU1183968A1 (ru) | Устройство для контроля логических блоков | |
SU1495775A1 (ru) | Устройство дл ввода информации | |
SU1596319A1 (ru) | Устройство сравнени чисел с учетом допуска | |
SU790272A1 (ru) | Цифровой частотный дискриминатор | |
SU1180884A1 (ru) | Устройство дл вычислени функции | |
SU1277117A1 (ru) | Устройство дл фиксации неустойчивых сбоев |