SU1596319A1 - Устройство сравнени чисел с учетом допуска - Google Patents

Устройство сравнени чисел с учетом допуска Download PDF

Info

Publication number
SU1596319A1
SU1596319A1 SU884394218A SU4394218A SU1596319A1 SU 1596319 A1 SU1596319 A1 SU 1596319A1 SU 884394218 A SU884394218 A SU 884394218A SU 4394218 A SU4394218 A SU 4394218A SU 1596319 A1 SU1596319 A1 SU 1596319A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
numbers
outputs
input
comparison circuit
Prior art date
Application number
SU884394218A
Other languages
English (en)
Inventor
Цулат Фаттахович Хасанов
Казим Каримович Ходжиев
Махмуд Мухамедович Абдуллаев
Елена Анатольевна Плечистова
Original Assignee
Ташкентский Политехнический Институт Им.А.Р.Бируни
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ташкентский Политехнический Институт Им.А.Р.Бируни filed Critical Ташкентский Политехнический Институт Им.А.Р.Бируни
Priority to SU884394218A priority Critical patent/SU1596319A1/ru
Application granted granted Critical
Publication of SU1596319A1 publication Critical patent/SU1596319A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике, автоматике и может быть использовано в устройствах контрол  и управлени . Целью изобретени   вл етс  расширение функциональных возможностей за счет определени  степени различи  чисел в относительных единицах, инвариантной к масштабу представлени  чисел. Устройство содержит схему сравнени  1, коммутаторы 2,3, схему умножител  4, схему сравнени  5, генератор 6 импульсов, элемент И 7, счетчик 8, входы 9 и 10 первого и второго чисел устройства, вход 11 сброса устройства, выход 12 "Больше", выход 13 "Равно", выход "Меньше" 14 устройства, выход 15 "Равно относительно" устройства, выходы 16 степени различи  чисел в относительных единицах. Устройство определ ет степень различи  сравниваемых чисел в относительных единицах, которые в виде двоичного числа поступают на выход устройства. 1 ил.

Description

ел о сь
СА
ю
Изобретение относитс  к вычислит/ельной технике и автоматике и может быть использовано в устройствах контрол  и управлени , осуществл ющих автоматическое сложение за отклонением величины, заданной а виде п-разр дного двоичного числа, от ее эталонного (номинального) значени .
Цель изобретени  - расширение функциональных возможностей устройства за счет определени  степени различи  сравниваемых чисел в относительных единицах, инвариантной к масштабу представлени  чисел.
На чертеже представлена функциональна  схема устройства. Устройство содержит схему 1 сравнени , коммутаторы 2 и 3, блок
4умножени ,Схему 5 сравнени , генератор 6 импульсов, элемент И 7, счетчик 8, входы 9 и 10 первого числа А и второго числа В устройства, вход 11 устройства Сброс, выходы 12-14соответственно Больше, Равно и Меньше устройства, выход 15 Равно относительно устройства, и выходы 16 степени различи  чисел в относительных единицах;
Устройство работает следующим образом .
В начале работы кратковременным импульсом с входа 11 Сброс устанавливаютс  в единичное состо ние- все разр ды счетчика 8 и запускаетс  генератор 6 импульсов . Врем  поступлени  первого импульса с генератора 6 на вход элемента И 7 соответствует времени прохождени  сигнала через счетчик 8, блок 4 умножени , схему
5сравнени  и д1лемент И 7, при этом частота импульсов генератора 6 определ етс  временем задержки сигналов на счетчике 8, блоке 4 умножени , схеме 5 сравнени  и элементе И 7. На входы схемы 1 сравнени  и обоих коммутаторов 2 и 3 поступают значени  сравниваемых чисел по шинам 9 и 10 первого и второго чисел соответственно. Сравниваемые числа содержат п разр дов целой и k разр дов дробной частей. Схема 1 сравнени  формирует сигнал на одном из трех своих выходов 12 - 14. При равенстве чисел, означающем абсолютное равенство, формируетс  сигнал на выходе 13 Равно. В случае расхождени  чисел сигналы, сформированные на выходах 12 и 14 Больше и Меньше управл ют коммутаторами 2 и 3, первый из которых пропускает значение меньшего из сравниваемых чисел, которое поступает на первый вход второй схемы 5 сравнени , а через коммутатор 3 значение большого из сравниваемых чисел поступает на пеовь1й вход блока 4 умножени , а на его второй вход поступает значение допуска.
сформированное счетчиком 8 по импульсам генератора 6 и управл ющему сигналу с выхода схемы 5 сравнени . Значение допуска,  вл ющегос  меньше единицы и представленное в виде положительного т-разр дного дробного числа, формируетс  в счетчике 8 т.е. все разр ды счетчика 8  вл ютс  разр дами дробной части т-разр дного дробного числа. В блоке 4 умножени 
производитс  умножение значени  большего из сравниваемых чисел и содержимого счетчика 8, представленного в виде т-разр дного дробного двоичного числа,  вл ющегос  значением допуска. В общем случае
результатом произведени   вл етс  двоичное число, содержащее п разр дов целой части и k разр дов дробной части. Поскольку схема 5 сравнени  предназначена дл  сравнени  чисел, содержащих п разр дов
целой части и k разр дов дробной части, а результатом произведени   вл етс  двоичное число, содержащее п разр дов целой части и к+т разр дов дробной части, то на второй вход схемы 5 сравнени  поступает
только п разр дов целой части и k разр дов дробной части результата умножени , при этом m младших разр дов дробной части результата произведени  не учитываютс . На первый вход схемы 5 сравнени  поступа
ет меньшее из сравниваемых чисел, также содержащее п разр дов целой части и k разр дов дробной части. В схеме 5 сравнени  провер этс  условие (АЛ В) Л (AVB),
гдеЛи V операции выбора меньшего и выбо ра большого из сравниваемых чисел соот ветственно,
т.е. значение меньшего из сравниваемых чисел должно быть больше или равно произвед :нию значению большего из чисел и допуска.
При неудовлетворении услови  (1) управл ющий сигнал с выхода 15 схемы 5 сравнени  поступает на вход элемента И 7
и разрешает прохождение очередного импульса с генератора 6 на вход обратного счета счетчика 8, значение которого при этом уменьшаетс  на единицу, и процесс сравнени  повтор етс  до тех пор, пока (1)
не будет удовлетворено. При удовлетворении услови  (1) управл ющий сигнал с выхода 15 схемы 5 сравнени  запрещает прохождение очередного импульса с генератора 6 на вход счетчика 8, при этом содержимое счетчика 8 соответствует значению степени различи  сравниваемых чисел .в относительных единицах, которое в виде двоичного п-разр дного дробного числа поступает на выход 16 устройства.

Claims (1)

  1. Формула изобретения
    Устройство сравнения чисел с учетом допуска, содержащее генератор импульсов, счетчик, две схемы сравнения, элемент И, причем вывод схемы сравнения соединен с первым входом элемента И, второй вход которого подключен к выходу генератора импульсов, а выход соединен со счетным входом счетчика, отличающееся тем, что, с целью расширения функциональных возможностей за счет определения возможностей степени различия сравниваемых чисел в относительных единицах,ин вариантной к масштабу представления чисел, устройство дополнительно содержит два коммутатора и блок умножения, вход начальной установки устройства подключен к входу запуска генератора импульсов и к входу начальной установки счетчика, выходы разрядов которого являются выходами степени различия чисел в относительных единицах устройства и соединены с входами первой группой блока умножения, вход вто; рой группы которого подключен к выходам первого коммутатора, выходы блока умножения подключены к входам первой группы схемы сравнения, выход которой является выходом "Равно относительно" устройства, а входы второй группы подключены к выходам второго коммутатора, входы первого и второго чисел устройства подключенысоответственно к информационным входам первых и вторых групп первого и второго коммутаторов и второй схемы сравнения, выходы "Меньше” и "Больше" которой являются выходами "Меньше" и "Больше" устройства и подключены соответственно к первому и второму управляющим входам первого и второго коммутаторов, выход "Равно" второй схемы сравнения является выходом "Равно" устройства.
SU884394218A 1988-03-02 1988-03-02 Устройство сравнени чисел с учетом допуска SU1596319A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884394218A SU1596319A1 (ru) 1988-03-02 1988-03-02 Устройство сравнени чисел с учетом допуска

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884394218A SU1596319A1 (ru) 1988-03-02 1988-03-02 Устройство сравнени чисел с учетом допуска

Publications (1)

Publication Number Publication Date
SU1596319A1 true SU1596319A1 (ru) 1990-09-30

Family

ID=21362037

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884394218A SU1596319A1 (ru) 1988-03-02 1988-03-02 Устройство сравнени чисел с учетом допуска

Country Status (1)

Country Link
SU (1) SU1596319A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР r\fe 987617,кл. G06F7/02. 1983.Авторское свидетельство СССР, № 1119005, кл. G 06 F 7/04, 1983, *

Similar Documents

Publication Publication Date Title
US4005479A (en) Phase locked circuits
US4443887A (en) Frequency-dividing circuit
US3988597A (en) Time correction circuits for electronic timepieces
AU596647B2 (en) Serial digital signal processing circuitry
US4354176A (en) A-D Converter with fine resolution
SU1596319A1 (ru) Устройство сравнени чисел с учетом допуска
EP0262674A3 (en) Microcomputer having z-flag capable of detecting coincidence at high speed
US4493095A (en) Counter having a plurality of cascaded flip-flops
US4080575A (en) Electronic time signalling device
US4033109A (en) Time correction circuits for electronic timepieces
GB2285548A (en) Automatically-corrected ramp generator
US4417352A (en) Microphase stepper employing improved digital timing incrementer employing a rate multiplier
US3138761A (en) Electronic memory circuit utilizing feedback
US4539694A (en) Non-linear counting circuit
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU1520526A1 (ru) Устройство дл контрол схем сравнени
SU690608A1 (ru) Умножитель частоты
SU1124285A1 (ru) Генератор потоков случайных событий
SU884148A1 (ru) Устройство дл контрол счетчика
SU1529207A1 (ru) Устройство дл ввода цифровой информации
SU930641A1 (ru) Селектор импульсов по длительности
SU1522202A1 (ru) Устройство дл умножени частоты на код
RU1829111C (ru) Устройство дл умножени частоты
SU1274131A1 (ru) Генератор треугольного напр жени
SU951280A1 (ru) Цифровой генератор