SU792256A1 - Устройство дл контрол логических блоков - Google Patents

Description

(54) УСТГОЙСТВО ДЛЯ КОНТЮЛЯ ЛОГИЧЕСКИХ БЛОКОВ

1

Изобретение относитс  к контрольно-измерительной технике и может быть использовано в сервисной аппаратуре электронно-вычислительных машин.

Известно устройство 1, в котором подача входных воздействий на объект контрол  и оценка результатов производ тс  оператором.

К недостаткам этого устройства относ тс  низка  надежность и малое его быстродейстБне .

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство 2, прин тое за прототип, содержащее генератор импульсов, выход которого подключен к входу синхронизации первого регистра, группа выходов которого подсоединена к соответствующей группе входов согласующего блока и группе первых информационнь1х входов первого сумматора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоединена к группе входов блока индикации , элементы ИЛИ и элементы ИЛИ -НЕ, установочные входы которых подключены к

входу Сброс устройства, а установочные выходы - к установочным входам коммутатора соответственно.

Недостатком этого устройства  вл етс  малое быстродействие, св занное с обработ1сой результатов на каждом выходе объекта контрол .

Цель изобретени  - повыщение быстродействи  устройства.

10

Claims (2)

1. Указанна  цель достигаетс  тем, что устройство дл  контрол  логических блоков содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модулю два и второй регистр, перва  группа выходов которого соединена с первой грудпой информационных входов коммутатора н группой информацио1шых .к входов второго сумматора по модулю два, а также с входами синхронизации первой груп20 пы элементов ИЛИ и ИЛИ - НЕ, втора  группа выходов - со второй грзшпой информационных входов коммутатора и входами синхронизащш второй группы элементов ИЛИ и 379 ИЛИ -НЕ. Установочный вход второго сумматора по модулю два подсоединен к eAfflOiMHOMy входу устройства, а выход - к информационному входу второго регистра, синхронизирующий вход которого соединен с выходом пере-, полнени  счетчика, группа счетных выходов которого погцслючена к группе управл ющих входов преобразовател  параллельного кода в последовательный, группа икформациошшхх входов которого подсоединена к группе информационных выходов коммутатора, а выход ко второму информационному входу первого сумматора по модулю два. Выход генератора импульсов подключен к счетному входу счетчика импульсов. Функциональна  схема устройства дл  контрол  логических блоков изображена на чертеже Она содержит генератор 1 импульсов, счетчик 2 импульсов, преобразователь 3 параллельного кода в последовательный, коммутатор 4, объект 5 контрол , элементы ИЛИ 6, элементы ИЛИ -НЕ- 7, первый 8 и второй 9 регистры , еди1шчный вход 10 устройства, первый 11 и второй 12 сумматоры по модзлю два, согласующий блок 13, блок 14 индикации. Устройство работает следу ощим образом. В исходном состо шш регистры 8 и 9 и счетчик 2 сброшены, а генератор 1 не генерирует (цепи сброса и пуска на чертеже не показаны ) . В объект 5 через коммутатор 4 с вы ходов регистра 9, элементов ИЛИ 6 и элементов ИЛИ -НЕ 7 поступают сигналы, которые производ т его сброс. При запуске устройства генератор 1 начинает выдавать импульсы, кото рые измен ют состо ние счетчика 2. При этом преобразователь 3 преобразует сигналы, проход щие на него через коммутатор 4 с объекта 5, в последовательный код, 1юсг пающий на вход сумматора И. Кроме того, импульсы генератора 1 подаютс  на тактовый вход регистра 8. После того как все выходные контакты объекта 5 будут опрошены, по импульсу переполнени  счетчика 2 изменитс  состо ние регистра 9. На входные контакты объекта 5 поступит нова  тестова  комбинаци , а его выходы будут снова опрахшгеатьс , В результате этого на выходе преобразовател  3 будет получена двоична  последователыюсть, каждый бит которой соответствует значегшю выходного сигнала на определенном выходном контакте объекта 5 при определенном входном воздействии с датчика псевдослучайных чисел, образованного регистром 9 и сумматором 12. Известно, что сдвиговый регистр 8 с линейными обратными св з ми через сумматор 11 1 осуществл ет деление многочлена, описывающего входную двоичную последовательность, на характеристический многочлен сдвигового регистра (обычно - многочлен максимального периода, определ емый структурой обратных св зей). При этом после окончани  входной последовательности регистр 8 содержит двоичный код остатка от делениа поступающий через блок 13 на блок 14, {который дает сигнатуру. Если входные двоичные последовательности отличаютс  хот  бы одним битом, то отличаютс  и их сигнатуры. Эталонные сигнатуры определ ютс  дл  каждого типа исправных объектов 5 экспериментально шш путем расчета их на ЭВМ. Они могут быть занесены в документацию и использоватьс  оператором дл  сравнени  с реальными. Положительный эффект изобретени  - повышение быстродействи  устройства - достигатс  за счет сокращени  време1ш анализа сигнатуры , характериз тощей состо ние объекта контрол  в целом, а не сигнатур на отдельных его выходах. Формула изобретени  Устройство дл  контрол  логических блоков, содержащее генератор импульсов, выход которого подключен к входу С1шхронизации первого регистра, группа выходов которого подсоединена к соответствующей грутша входов согласующего блока и группе первых информационных входов первого сумматора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоедднена к группе входов блока индикации, элементы ИЛИ и элементы ИЛИ -НЕ, установомые входы которых подключены к входу Сброс устройства, а установочные выходы - к установочным входам коммутатора соответственно, отличающеес  тем, что, с целью повыщени  быстродействи  устройства оно содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модугао два и второй регистр, перва  гp)щa выходов которого соед}щена с первой группой информациогшых входов коммутатора и группой информационных входов второго сумматора по модулю два, а также с входами синхронизации первой группы элементов ИЛИ и ИЛИ -НЕ, втора  группа выходов - со второй группой информащюш1ых входов коммутатора и входами синхронизации второй группы элементов ИЛИ и ИЛИ -НЕ, установочный вход второго сумматора по модулю два подсоединен к единичному входу устройства, а выход - к информационному входу второго регистра, синхронизирующий вход, которого соединен с выходом переполнени  счетчика, группа счетных выходов которого подключена , к группе управл ющих входов преобразовател 

   параллельного кода в последовательный, группа информацио1шых входов которого подсоедтюна к группе информационных выходов коммутатора , а выход - ко второму информационному входу первого сумматора по модулю два, выход генератора импульсов подключен к счетному входу счетчика импульсов.

   7922566

   Источники информащш, прин тые во внимание при экспертизе 1. ЭВМ ЕС-1020. под ред. Ларионова А. М. М., Статистика, 1975, с. 99.
2. 2. Патент США №3976864, кл. 235-153 АС, огтублик. 1976 (прототип).