SU834671A1 - Устройство дл программного управ-лЕНи - Google Patents

Устройство дл программного управ-лЕНи Download PDF

Info

Publication number
SU834671A1
SU834671A1 SU792785771A SU2785771A SU834671A1 SU 834671 A1 SU834671 A1 SU 834671A1 SU 792785771 A SU792785771 A SU 792785771A SU 2785771 A SU2785771 A SU 2785771A SU 834671 A1 SU834671 A1 SU 834671A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
inputs
multiplexers
Prior art date
Application number
SU792785771A
Other languages
English (en)
Inventor
Владимир Николаевич Васильев
Алексей Иванович Захаров
Евгений Викторович Михайлов
Владимир Васильевич Казаков
Андрей Петрович Петров
Вячеслав Георгиевич Баганов
Original Assignee
Предприятие П/Я Г-4257
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4257 filed Critical Предприятие П/Я Г-4257
Priority to SU792785771A priority Critical patent/SU834671A1/ru
Application granted granted Critical
Publication of SU834671A1 publication Critical patent/SU834671A1/ru

Links

Landscapes

  • Control By Computers (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ
1
Изобретение относитс  к приборостроительной промышленности и может найти применение в управл ющей, контролирующей и приборостроительной технике, в частности при использовании в устройствах контрол  времени работы машин или их механизмов по вл етс  возможность весьма простыми средствами фиксировать момент наступлени  наперед заданного событи , например момента включени  (выключени ) мащины.
Известны устройства, которые могут быть использованы дл  программного управлени  мащинами иЛи их исполнительными механизмами , содержащие первый регистр, выход которого подключен к блоку сравнени , другие входы которого подключены к входным щинамустройства, второй регистр, третий регистр, входы которого соединены с входными щинами устройства, логические элементы И и ИЛИ, дещифратор, первый вход которого соединен с выходом блока сравнени , второй вход - с выходными щинами устройства, а выходы - с первыми входами логических элементов И, вторые входы которых подключены ко второму регистру , а выходы - к входам элемента ИЛИ,
выход которого соединен со входом третьего регистра 1.
Недостатком устройства  вл етс  то, что .иональна  схема  вл етс  весьма сложной и, как следствие этого, весьма ненадежной .
Наиболее близкое к предлагаемому устройство дл  программного управлени  мащинами или их исполнительными механизмами содержит мультиплексоры, опорньЕЙ генератор, кодирующий блок, элементы И обнулени  и выделени  синхроимпульса и исполнительное устройство, подключенное входом к выходу одного элемента И, причем выход опорного генератора соединен со входом кодирующего блока, опросные выходы которого соединены с одноименными управ .ЛЯЮШ.ИМИ входами мультиплексоров 2.

Claims (2)

  1. Недостатком известного устройства  вл етс  низка  надежность работы устройства , объ сн юща с  тем, что дл  сравнени  двоичных чисел требуетс  дополнительное обслуживающее оборудование, -дешифраторы и блок управлени , подключае.мые к соответствующим входам устройства, что, в свою очередь, значительно увеличивает количество элементов и узлов функциональной схемы, привод щее к отмеченному недостатку . Цель изобретени  - повышение надежности работы устройства. Поставленна  цель достигаетс  тем, что в устройство дл  программного управлени , содержащее первый элемент И, генератор опорной частоты, выход которого соединен со входом блока кодировани , соединенного опросными выходами с опросными входами мультиплексоров, и второй элемент И, выход которого соединен со входом исполнительного блока, введены RS-триггер и сумматор, входы которого соединены с выходами мультиплексоров , а выход - с S-входом RS-триггера , инверсный выход которого соединен с-первым входом второго элемента И, вторыми входами подключенного к информационным выходам блока кодировани , обнул ющие выходы которого через первый элемент И соединены с R-входом RS-триггера . На чертеже приведена функциональна  схема устройства. Устройство содержит мультиплексоры I и 2, генератор 3 опорной частоты, блок 4 кодировани  первый 5 и второй 6 эле.менты И, исполнительный блок 7, сумматор 8 . и RS-триггер 9. Устройство работает следующим образом . Ко входа.м мультиплексоров 1 и 2 подсоедин ютс  соответствующие разр ды источников параллельных кодов, например счет чика времени и блока пам ти, в который занесена информаци  о требуемом времени дополнительного управлени  мащиной. Син.хронное управление мультиплексорами 1 и 2 осуществл етс  с помощью блока 4, которым управл ет генератор 3. В качестве блока 4 в простейшем случае может быть использован счетчик импульсов определенной емкости с самообнулением. Так как управление мультиплексорами 1 и 2 осуществл етс  синхронно, то на их выходах будут присутствовать два последовательных кода, которые поступают на вход сумматора 8. Количество опросов параллельных кодов А и В определ етс  частотой генератора 3. Использование сумматора 8 в качестве устройства сравнени  последовательных кодов обусловлено правилом суммировани  двоичных чисел, при суммировании логических нулей на выходе сумматора 8 образуетс  логический ноль, то же са.мое и при суммировании логических единиц, только в этом случае отдельный выход переноса логической единицы сумматора 8 не используетс . Таким образом, если в процессе опросов параллельных кодов А и В происходит полное совпадение логических чисел-в каждом из разр дов , то изменение напр жени  на выходе сумматора 8 не происходит, поэтому RSтриггер 9 не срабатывает, а так как на его инверсном выходе присутствует логическа  единица, то элементу И 6 даетс  разрешение на прохождение сигнала, собранного с соответствующих выходов блока 4 на вход блока 7. Если же в процессе опроса параллельных кодов А и В хот  бы в одном из разр дов произойдет несовпадение логических чисел, то происходит изменение выходного напр жени  сумматора 8, что приводит к срабатыванию RS-триггера 9, на инверсном йыходе которого образуетс  логический ноль, в результате чего элемент И 6 закрываетс , и разрещение на прохождение сигнала , собранного с соответствующих выходов блока 4, на вход блока 7 не поступает. Дополнительным импульсом, создающимс  после опроса мультиплексоров 1 и 2, с помощью элемента И 5 обнул етс  RS-триггер 9, и цикл работы повтор етс . Таким образом, использование новых функциональных блоков и св зей между ними позвол ет значительно упростить устройство и тем самым повысить надежность его работы. Формула изобретени  Устройство дл  программного управлени , содержащее первый элемент И, генератор опорной частоты, выход которого соединен со входом- блока кодировани , соединенного опросными выходами с опросными входами мультиплексоров, и второй элемент И, выход которого соединен со входом исполнительного блока, отличающеес  тем, что, с целью повышени  надежности устройства , в него введены RS-триггер и сумматор , входы которого соединены с выходами мультиплексоров, а выход - с S-входами RS-триггера, инверсный выход которого соединен с первым входом второго элемента И, вторыми входами подключенного к информационным выходам блока кодировани , обнул ющие выходы которого через первый элемент И соединены с R-входом RS-триггера . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 634268, кл. G 06 F 7/38, 1976.
  2. 2.Авторское свидетельство СССР № 641446, кл. G 06 F 7/04, 1977 (прототип ).
    yT/wv/ч /
    /ч у v V
    Со
    /| /| А. /N лЧ /гЧ /|Ч Л /|Ч
    У 90
    ы
    г /N ф г l Ф Ч
    v go:)i
SU792785771A 1979-06-28 1979-06-28 Устройство дл программного управ-лЕНи SU834671A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792785771A SU834671A1 (ru) 1979-06-28 1979-06-28 Устройство дл программного управ-лЕНи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792785771A SU834671A1 (ru) 1979-06-28 1979-06-28 Устройство дл программного управ-лЕНи

Publications (1)

Publication Number Publication Date
SU834671A1 true SU834671A1 (ru) 1981-05-30

Family

ID=20836134

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792785771A SU834671A1 (ru) 1979-06-28 1979-06-28 Устройство дл программного управ-лЕНи

Country Status (1)

Country Link
SU (1) SU834671A1 (ru)

Similar Documents

Publication Publication Date Title
SU834671A1 (ru) Устройство дл программного управ-лЕНи
US3373267A (en) Programming device
SU834830A1 (ru) Генератор пр моугольных импульсов
SU902020A1 (ru) Устройство дл моделировани отказов в сложных системах
SU728134A1 (ru) Устройство дл контрол логических схем
SU842770A1 (ru) Устройство дл ввода информацииС КлАВиАТуРы
SU430366A1 (ru) Датчик случайных чисел
SU792256A1 (ru) Устройство дл контрол логических блоков
SU1410037A1 (ru) Устройство дл контрол логических блоков
SU857890A1 (ru) Многоканальное устройство дл функционального контрол интегральных схем
SU752414A1 (ru) Устройство дл управлени контрольно-пропускным пунктом
SU620981A1 (ru) Адаптивное устройство дл построени гистограмм распределений
SU555398A1 (ru) Устройство дл поиска информации на перфокартах
SU1001083A1 (ru) Устройство дл сортировки чисел
SU608167A1 (ru) Анализатор случайных процессов
SU627424A1 (ru) Устройство дл контрол правильности электрического монтажа
SU1037261A1 (ru) Устройство дл контрол цифровых блоков
SU1485244A1 (ru) Сигнатурный анализатор
SU960822A1 (ru) Устройство дл контрол схем сравнени
SU648981A1 (ru) Устройство дл контрол микросхем
SU1278850A1 (ru) Устройство дл контрол генератора М-последовательностей
RU2001509C1 (ru) Устройство дл контрол последовательности асинхронных импульсных сигналов
SU610112A1 (ru) Устройство дл стохастического моделировани больших систем
SU1218393A1 (ru) Устройство дл исследовани графов
SU744575A1 (ru) Устройство дл прерывани программ