SU750499A1 - Устройство дл статистической обработки информации - Google Patents

Description

Изобретение относитс  к устройствам статистической обработки информации и может быть использовано в технике ста тистических измерений, вычислительной технике, автоматике и телемеханике. Известно устройство статистической обработки информации, содержащее кана лы св зи с объектом, преобразователи и блоки обработки , Недостаток устрой ства заключаетс  в отсутствии средств встроенного контрол , что при длительной работе может привести к потер м точности. Наиболее близким по технической сущности  вл етс  устройство, содержащее последовательно соединенные блок вычитани , накопительный элемент, аналого-цифровой преобразователь, арифметический блок, блок пам ти и цифроаналоговый преобразователь, выход которого подключен ко входу блока вычитани , и счетчик числа циклов, соединенный с арифметическим блоком . Блок па- м ги имеет выход на электронно-лучевую трубку (ЭЛТ). Дл  устройств статистической обработки информации, работающих в реальном масштабе времени, характерно наличие аналоговых средств св зи с объектом и преобразователей, которые совместно с цифровыми средствами обработки образуют последовательно соединенную цепь блоков внутри устройства. Такое соединение элементов в услови х современных статистических измерений, которые провод тс , как правило, в течение длительного времени, накладывает дополнительные требовани  к стабильности и надежности устройств. В св зи с этим дл  получени  достоверных результатов измерени  и обработки возникает необходимость проверки работоспособности одновременно измерительного и вычислительного тракта устройства как до эксперик1ента, так и в процессе эксперимента, что св зано С затратами дополнительного оборудова- ни  и времени на подготовку и проведение

проверочных работ. Это приводит к снн« женшб эг1/фективностп работы устроЛства н в конечном счете при длительной работе к потере точности, а дл  проверки устройства требуетс  дополнительное оборудопание.

Цель изобретени  - повышенпе точности при длительной работе устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  статистической обработки информации, содержащее блок вычитани , первый вкод которого  вл етс  входом устройства, и выкод через последовательно соединенные накопитель ный элемент и аналого-цифровой преобразователь соединен с первым входом арифметического блока, второй и третий входы которого подключены соотв гтствен но к выходу счетчика циклов и к выходу блока пам ти, выход арифметического блока подключен к первому входу блока пам ти, выход которого через цифроана- логовый преобразователь соединен со вторым входом блока вычислени , введен последовательно соединенные блок задани  адреса, блок формировани  кода ординат и нуль-орган, вход которого подключен ко второму выходу арифметического блока, выходы блока задани  адреса соединены соотгзетственно со вторым входом блока пам ти и с входом блока фо(мировани  кода ординат, выход которого подключен к третьему входу блока пам ти . Кроме того, блок формировани  кода ординат выполнен в виде последовательно соединенных дешифратора кода адреса, коммутатора и регистра кода ординат.

На фи1 1 приведена блок-схема описываемого устройства; на фиг. 2 - графики кривой синусоиды и пр моугольных импульсов, получаемых на выходе блока формировани  ординат точек контрольной числовой последовательности; на фиг. 3блок-схема блока формировани  ординат кода точек контрольной числовой последовательности .

Устройство содержит:, блок 1 вычитани , накопительный элемент 2, аналогоцифровой преобразователь 3, арифметический блок 4, блок 5 пам ти, цифроаналоговый преобразователь 6, счетчик числа циклов,, блок 8 задани  адреса точки контрольной числовой последовательности , блок 9 формировани  кода ордина точек контрольной числовой последовательности , нуль-орган Ю, дешифратор 1 кода адреса,, коммутатор 12 и регистр 13.

Устройство работает следующим образом .

Блок 8 задани  адреса точки контрольной числовой последовательности (фиг. 1) формирует а;дрес точки, например, адрес К-той точки, по которому в блоке 9 формиров ни  кода ординат точек контрольной числовой последовательности формируетс  значение ординаты точки

в цифровой форме. Значение записываетс  по К-тому адресу в одну из сек- . ций блока 5 пам ти, затем преобразуетс  в цифроаналоговом преобразователе 6 в а,; и поступает на сГ блока 1 вычи-

5 тани , вход ск которого под1спючаетс  к нулевому потенциалу. На выходе .формируетс  аналогова  разность О-ск -к;, котора  фиксируетс  на накопительном элементе 2. Разность 0.О((, преобразует0 с  в цифровую форму в аналогоцифровом преобразователе 3. В арифметическом блоке 4 производитс  вычисление значени  отклонени  по формуле за .

Н циклов.

N

« ,1°гпк °гпк

Дл  этого в арифметический блок 4 вводитс  сформированна  разность О(р из аналого-(дифрового преобразовател  3

в цифровой форме и точное значение ординаты dp к точки контрольной числовой последовательности из блока 5 пам ти . Полученное значение отклонени  гпкДл  К-той точки контрольной числовой последовательности сравниваетс  с допустимым значением величины отклонени  в нульоргане 10 и записываетс  по адресу другой секции блока 5 пам ти. Далее процесс повтор етс  дл 

значени  ординаты К+1 -и точки контрольной ч-исловой последовательности и т. д. до тех пор, пока не будет заполнены все адреса одной и другой секции блока 5 пам ти.

Далее анализируетс  состо ние счетчика 7 числа циклов, если число циклов, записанное в счетчике 7, равно 1, то работа заканчиваетс . При числе циклов N работа устройства аналогична описанной выше, но при этом в каждом адресе секции блока 5 пам ти будет накоплено Ы значений U,Off,ц и после N -го прохода автоматически производитс  деление на 14 накопленной суммы.

Claims (2)

1. Ординаты точек контрольной числовой последовательности и результаты обработки точек контрольной числовой последовательности одновременно отражаютс  на экране ЭЛТ, котора  подключаегс  к вы ходу блока 5 пам ти. В результате однократного прохода получаетс  разность значений ординат то чек контрольной числовой последовательности н тех же точек, значени  которых в виде электрических сигналов прошли., через измерительный и вычислительный тракты. В общем случае дл  однократного цикла случайные отклонени  нельз  отличить от систематических, что  вл ет с  недостаточным дл  контрол  устройст в которых заложены принципы усреднени ( накоплени ). При многократном проходе случайна  составл юща  отклонений усредн етс , а систематическа  составл юща  отклонений выдел етс . Таким образом осуществл етс  опера тивный контроль работы устройства по отклонению дсх j,j от установленного до пустимого значени . Диагностика работы осуществл етс  путем наблюдени  на экране ЭЛТ первоначальной контрольной числовой последовательности и значений u,C(v.., и сравне ни  их с их допустимой областью отклонени . Блок 8 задани  адреса точек контрол ной числовой последовательности предста л ет собой, например, двоичный счетчик дл  получени  кода адреса точек контрольной числовой последовательности. Дл  задани  ординат числовой последовательности , представленной 2 ординатами , необходимо г разр дов двоичного счетчика (фиг. 2, например, 32 точки, ). Блок 9 формирмировани  кода ординат точек контрольной числовой последовательности (фиг. 3) может быть выполнен из дешифратора кода адреса 11, ком мутатора 12, позвол ющего дл  данной точки получить любое значение ординаты этой точки, и регистра 13 ординат выбранных точек. Дешифратор 11 кода адреса преобразует код адреса в позиционный код. Выходы дешифратора подключены к коммута тору 12. Коммутатор 12 позвол ет дл  выбранной точки числовой последовательности получить любое значение ординаты этой точки путем соответстствующих коммутаций . Например, выходные шины дешифратора на коммутационной плате при помощи гибких перемычек подключаютс  к соответствующим цеп м диодных сборок ( фиг. 3). Количество диодных сборок определ ет разр дность кода ординаты, ко тора  устанавливаэгс  в зависимости от схемной реализации устройства статистической обработки информации. Наличие перемычки между шиной дешифратора и одним из диодов сборки при выборе этой шины вызывает по вление логической 1 на выходе сборки, отсутствие перемычкилогического О. Таким образом, дл  каждой ординаты (шины дешифратора) набираетс  необходимый двоичный код на коммутаторе. Одна из диодных сборок отводитс  под знаковый разр д. Например, на фигуре 3 числу oiц соответствует код 01знак 1, числусхцкод 1О ...... знак О; числу 0,код 11...., знак 1. Скема коммутации дл  получени  значений ординат числовой последовательности может быть реализована с применением других элементов, например интегральных схем, как ручным способом при поКющи перемычек, так и программным способом. Числова  последовательность может задавать максимально жесткие услови  дл  провер емых блоков, элементов, в нашем случае задает скачки кода от +512 до -512 и максимальную частоту следовани  скачков дл  аналогового тракта устройства, и различный набор нулей и единиц в кодах ординат дл  цифрового тракта. Значение кода точки числовой последовательности записываетс  на регистре 19 ординат дл  хранени  и последующей обработки. Нуль-орган может быть выполнен, например из элементов комбинационной логики, который при -превышении установленного значени  отклонени  выдает сигнал об ошибке. На этот блок подаетс  кодло(,р каждой точки контрольной числовой последовательности и код допустимой ошибки а Q . Если лО( то выдаетс  сигнал на индикатор ошибки. Введение новых элементов в устройтво статистической обработки информаии выгодно отличает его от известного ем, что позвол ет повысить эффективность аботы путем оперативного анализа раотоспособности устройства. Статистические эксперименты дл тс  о 8-15 ч и более. Веро тность безотазной работы устройства статистичесой обработки информации за 2О ч рава 0,93. Необходимо перед началом 77 эксперимента произвести проверку работоспособности устройства. При работе на уже известных устройствах это займет до 0,5-1 ч, что составл ет 5-10% от общего времени работы. Если в течение рабочего дн  необходимо пройести две и более проверок работоспособности, особенно при работе с устающими объектами, например, биологичес.-кими (животные и т. д.), где в любой момент необходима полна  уверенность в нормаль ной работоспособности устройства, то процент затрат на проверку соответствен но возрастает. Введение новых блоков позвол ет проводить автоматическую онаративную проверку работоспособности и занимает 0,5+1 мин, т. е. затраты на проведение эксперимента С1и1жаютс  на 10% и более. Все это приводит к повышению производительности труда, снижению затрат на проведение экспериментов и к увеличению достоверности результатов обработки. Формула изобретени  1. Устройство дл  статистической обработки информации, содержащее блок вычитани , первый вход которого  вл етс  входом устройства, а выход через последовательно соединенные накопительный элемент и аналого-цифровой преобра 9 зователь соединен с первым входом арифметического блока, второй и третий входы которого подключены соответственно к выходу счетчика циклов и к выходу блока пам ти, выход арифметического блока подключен к первому входу блока пам ти, выход которого через цифроана- логовый преобразователь соединен со вторым входом блока вычитани , о т л и - чающеес  тем, что с целью повышени  точности при длительной работе, в устройство введены блок задани  адреса, блок формировани  кода ординат и нульорган , вход которого подключен, ко второму выходу арифметического блока, выходы блока задани  адреса соединены соответственно со вторым входом блока пам ти и с входом блока формировани  кода ординат, выход которого подключен к третьему входу блока пам ти. 2. Устройство по п. 1, отличающеес  тем, что блок формировани  кода ординат выполнен в виде последовательно соединенных дешифратора кода адреса , коммутатора и регистра кода ординат . Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3506813, , кл. 235-152, 1970.
2. 2. Авторское свидетельство СССР № 598128, кл. G 06 G 7/52, 1978.

   фи.9.

   Гг

   /У

   750499

   Фчъ.ё

   пч