JPS63140749U - - Google Patents
Info
- Publication number
- JPS63140749U JPS63140749U JP3182287U JP3182287U JPS63140749U JP S63140749 U JPS63140749 U JP S63140749U JP 3182287 U JP3182287 U JP 3182287U JP 3182287 U JP3182287 U JP 3182287U JP S63140749 U JPS63140749 U JP S63140749U
- Authority
- JP
- Japan
- Prior art keywords
- register
- pulse
- input
- comparator
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の実施例のビツト同期回路のブ
ロツク図、第２図１―３，番３図は第１図の各部
の動作説明図、第４図は従来のビツト同期回路の
ブロツク図、第５図は第４図の各部の動作説明図
である。 １：立上り検出回路、２：周期測定カウンタ、
３，４，９：レジスタ、５，６，１０：コンパレ
ータ、７：周期判定回路、８：カウンタ、１１：
ＡＮＤゲート。
ロツク図、第２図１―３，番３図は第１図の各部
の動作説明図、第４図は従来のビツト同期回路の
ブロツク図、第５図は第４図の各部の動作説明図
である。 １：立上り検出回路、２：周期測定カウンタ、
３，４，９：レジスタ、５，６，１０：コンパレ
ータ、７：周期判定回路、８：カウンタ、１１：
ＡＮＤゲート。
Claims (1)
- シリアルに入力するデジタル信号の立上りを検
出する立上り検出回路と、前記入力信号の周期を
カウントする同期測定カウンタと、同期の下限値
及び上限値をそれぞれ記憶する第１及び第２のレ
ジスタと、連続する入力信号の検出基準数値を記
憶する第３のレジスタと、前記周期測定カウンタ
の出力値と前記第１のレジスタの下限値を比較す
る第１のコンパレータと、前記周期測定カウンタ
の出力値と前記第２のレジスタの上限値を比較す
る第２のコンパレータと、前記第１及び第２のコ
ンパレータの出力を入力してＯＫパルス又はＥＲ
Ｒパルスを発生する周期判定回路と、前記ＯＫパ
ルスを入力するとカウントアツプし、ＥＲＲパル
スを入力するとリセツトするカウンタと、このカ
ウンタの出力値と前記第３のレジスタの基準数値
を比較して検出信号を出力する第３のコンパレー
タとで構成したことを特徴とするビツト同期検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182287U JPH0614525Y2 (ja) | 1987-03-06 | 1987-03-06 | ビツト同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182287U JPH0614525Y2 (ja) | 1987-03-06 | 1987-03-06 | ビツト同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63140749U true JPS63140749U (ja) | 1988-09-16 |
| JPH0614525Y2 JPH0614525Y2 (ja) | 1994-04-13 |
Family
ID=30837911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182287U Expired - Lifetime JPH0614525Y2 (ja) | 1987-03-06 | 1987-03-06 | ビツト同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614525Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293735A (ja) * | 1988-09-29 | 1990-04-04 | Nec Corp | マイクロプロセッサ開発支援装置 |
-
1987
- 1987-03-06 JP JP3182287U patent/JPH0614525Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293735A (ja) * | 1988-09-29 | 1990-04-04 | Nec Corp | マイクロプロセッサ開発支援装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614525Y2 (ja) | 1994-04-13 |