JPS58166275A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS58166275A JPS58166275A JP57048689A JP4868982A JPS58166275A JP S58166275 A JPS58166275 A JP S58166275A JP 57048689 A JP57048689 A JP 57048689A JP 4868982 A JP4868982 A JP 4868982A JP S58166275 A JPS58166275 A JP S58166275A
- Authority
- JP
- Japan
- Prior art keywords
- test
- output
- expected value
- compressor
- pattern generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置１％に自動的Ｋｌ１ｍｊｍｍ能試
験を行なうことが可能な集積・回路装置［関するもので
ある。
験を行なうことが可能な集積・回路装置［関するもので
ある。
最近の半導体集積−路技術の進歩により、１テツグに搭
載されるゲート数が飛躍的九同上した。
載されるゲート数が飛躍的九同上した。
その結果、高密［Ｋ集積化された回路の試験が極めて−
■になりて■ている。一方、集積回路はその発ＪｌｌＫ
伴い、増々応用分野を拡大しており、一般民儒にも広く
用いられる様になってきた。この欅な会費に於ては、集
積回路の機能チェックが手＠にできることが強く冒まれ
、さらには装置に組み込んに後でもチェックすることが
できるという拳が冒まれる・ 集ＳＯ路の論聰−簡試験は、入力端子に適当なテストパ
ターンを印加し、その応答を出力燗子に於て＊察しく出
カバターン）、これをテストノくターン灰び豪試験回路
の機能から導かれた期待値ノ（ターンと比較し、該集積
回路の良否を決定するという方法で行なわれる。
■になりて■ている。一方、集積回路はその発ＪｌｌＫ
伴い、増々応用分野を拡大しており、一般民儒にも広く
用いられる様になってきた。この欅な会費に於ては、集
積回路の機能チェックが手＠にできることが強く冒まれ
、さらには装置に組み込んに後でもチェックすることが
できるという拳が冒まれる・ 集ＳＯ路の論聰−簡試験は、入力端子に適当なテストパ
ターンを印加し、その応答を出力燗子に於て＊察しく出
カバターン）、これをテストノくターン灰び豪試験回路
の機能から導かれた期待値ノ（ターンと比較し、該集積
回路の良否を決定するという方法で行なわれる。
従来技帽ではテストパターン生成、印加、出カバターン
の＃ｆ価に自動テスト装置を用いて上記論理機能試験を
行なっていた。この方法では装置等に組み込んだ後のテ
ストの困難さはいうまでもなく、高密度に集積化された
回路の試験も困難と潜ってさている。というのは極めて
僚雑で高速な集積回路をテストする為には膨大な叙のパ
ターンが必要であり、その様な膨大なテストパターンの
導出、高速パターン発生を行なう為には極めて高価なテ
スト装置が必要となシ、テストに要するコストが高゛く
なりてしまうからである。
の＃ｆ価に自動テスト装置を用いて上記論理機能試験を
行なっていた。この方法では装置等に組み込んだ後のテ
ストの困難さはいうまでもなく、高密度に集積化された
回路の試験も困難と潜ってさている。というのは極めて
僚雑で高速な集積回路をテストする為には膨大な叙のパ
ターンが必要であり、その様な膨大なテストパターンの
導出、高速パターン発生を行なう為には極めて高価なテ
スト装置が必要となシ、テストに要するコストが高゛く
なりてしまうからである。
そこで、テストコストの低減を目指し、テストパターン
発生器二出カバターン鉾価部を集積ｌ！ｌ！Ｉ＠に組み
込む方法が提案されている。例えば、組み込ンタテスト
ハターン発生器により自動的に発生されたテストパター
ンを被試験回路部に印加し、その応答を出カバターン評
価部で、圧縮された杉でチップ外部へ出力する方法が知
られている。これＫよれば、外部テスト装置として、前
述の様な高価な高性能のテスト装置を使用する必要がな
く、テストコストの低減が可能となる。しかし、この公
知例では、テスト開始信号、テス）Ｍ子信号の発振反び
、圧縮された出カバターンと期待値パターンとの比較に
外部テスト装置を用いる必要かあ）、装置に組み込まれ
た集積（ロ）路のチェックは離しく、面倒であるという
間馳がある。
発生器二出カバターン鉾価部を集積ｌ！ｌ！Ｉ＠に組み
込む方法が提案されている。例えば、組み込ンタテスト
ハターン発生器により自動的に発生されたテストパター
ンを被試験回路部に印加し、その応答を出カバターン評
価部で、圧縮された杉でチップ外部へ出力する方法が知
られている。これＫよれば、外部テスト装置として、前
述の様な高価な高性能のテスト装置を使用する必要がな
く、テストコストの低減が可能となる。しかし、この公
知例では、テスト開始信号、テス）Ｍ子信号の発振反び
、圧縮された出カバターンと期待値パターンとの比較に
外部テスト装置を用いる必要かあ）、装置に組み込まれ
た集積（ロ）路のチェックは離しく、面倒であるという
間馳がある。
本発明は、上記の欠点を改善し、集積回路の電ｌ＃を投
入した時に自動的に自らの機能チェックを行ない、良否
の結果を＃集積回路外部ｔＩｃｔＢ力する巣横回路装置
ｔ−提供することにある。
入した時に自動的に自らの機能チェックを行ない、良否
の結果を＃集積回路外部ｔＩｃｔＢ力する巣横回路装置
ｔ−提供することにある。
すなわち、本発明は、試験対象である論理回路と、皺論
［１１ｍ路を試験する試験機構を同一チック内に搭載し
、前記試験機１１１Ｙ、テストパターン発生ａ、テスト
出力圧ｉｔｓ、該テスト出力圧縮器のデータワードと比
較する期待値データワードを保持する期待値記憶器、期
待値データワードと、出力データワードを比較し、その
比較結果に応じた出力信号を発生する比較器、テストパ
ターン発生器、テスト出力圧ＩＩａｓ１期待値記憚器、
比ｓ２器の動作の制御を行なう制御部、及び、電源投入
時あるいは外部からのテスト信号入力時に前記制御部に
テスト開始の信号を送信するテスト信号発生器から桝成
したこと馨籍黴とするものである。
［１１ｍ路を試験する試験機構を同一チック内に搭載し
、前記試験機１１１Ｙ、テストパターン発生ａ、テスト
出力圧ｉｔｓ、該テスト出力圧縮器のデータワードと比
較する期待値データワードを保持する期待値記憶器、期
待値データワードと、出力データワードを比較し、その
比較結果に応じた出力信号を発生する比較器、テストパ
ターン発生器、テスト出力圧ＩＩａｓ１期待値記憚器、
比ｓ２器の動作の制御を行なう制御部、及び、電源投入
時あるいは外部からのテスト信号入力時に前記制御部に
テスト開始の信号を送信するテスト信号発生器から桝成
したこと馨籍黴とするものである。
以下図面を参照しながら本発明の爽施力を＃Ｐ細＃Ｃ説
明する。第１図は本発明に係る楽横を白路装凌を示すも
のである。すなわち第１図に於て、テストパターン発生
ｖｓ２及びテスト出力圧１１ｉｆｉ４は公知の線型帰還
シフトレジスタを用いた多機能ｍ埋ブロックとして＃１
成してＴｏ９、テストモードに於てはテストパターン発
生Ｓあるいはテスト出力王権器として動作するが、論ｍ
画路５が通常の憬能を果す場合には、単なるラッチとし
て動作する・この切り換えを行なうのが制御部５である
。制御部５はテスト信号発生ｇｉ１からのテスト信号を
受けとると、テストモードに切シ・換え、クロックを発
生させてこれをテストパターン発生器２及びテスト出力
圧＃赫４に供給し、テストパターン発生ｉＩ！！２か、
ら嶽ランダムパターンを発生させてこれを試験対象とな
るＩＩｉ埋１ｇＪ路５に印山する。編堆回路５の出力は
テスト出力圧！１１６４に人力されて圧輻される。所定
のテストパターン数（クロック１ＬＸ）発生後１１ＦＩ
Ｊ＃部５はクロックの発生を怜止、シ、テスト出力圧ｍ
鴎４のデータワードを胱入山し、これと期待値記憶ｓ６
から読み出した期待値データワード°との比較を比較−
７で行なう。比較結果が一散しているか不一致かによっ
て比１１１２ｉ１７はそれに応じた信号をチップ外部に
出力する。テスト濱号発生ｓ１は、電Ｓ投人時に自動的
に制一部５にテスト−始の信号ｖＲ信する。七のために
、本発ＩｊＩＩＫよる集積回路値置は電源が投入される
−に自動的に自らのチェツタを行ない、結果を出方する
ことができる。又、テスト信号発生器に外部からテスト
信号を入力した時にもテスト開始信号を送信する嶺ＫＩ
Ｉ成しておくと、ユーザがこの集積回路信置をチェック
したい時いつでもチェックすることができる。
明する。第１図は本発明に係る楽横を白路装凌を示すも
のである。すなわち第１図に於て、テストパターン発生
ｖｓ２及びテスト出力圧１１ｉｆｉ４は公知の線型帰還
シフトレジスタを用いた多機能ｍ埋ブロックとして＃１
成してＴｏ９、テストモードに於てはテストパターン発
生Ｓあるいはテスト出力王権器として動作するが、論ｍ
画路５が通常の憬能を果す場合には、単なるラッチとし
て動作する・この切り換えを行なうのが制御部５である
。制御部５はテスト信号発生ｇｉ１からのテスト信号を
受けとると、テストモードに切シ・換え、クロックを発
生させてこれをテストパターン発生器２及びテスト出力
圧＃赫４に供給し、テストパターン発生ｉＩ！！２か、
ら嶽ランダムパターンを発生させてこれを試験対象とな
るＩＩｉ埋１ｇＪ路５に印山する。編堆回路５の出力は
テスト出力圧！１１６４に人力されて圧輻される。所定
のテストパターン数（クロック１ＬＸ）発生後１１ＦＩ
Ｊ＃部５はクロックの発生を怜止、シ、テスト出力圧ｍ
鴎４のデータワードを胱入山し、これと期待値記憶ｓ６
から読み出した期待値データワード°との比較を比較−
７で行なう。比較結果が一散しているか不一致かによっ
て比１１１２ｉ１７はそれに応じた信号をチップ外部に
出力する。テスト濱号発生ｓ１は、電Ｓ投人時に自動的
に制一部５にテスト−始の信号ｖＲ信する。七のために
、本発ＩｊＩＩＫよる集積回路値置は電源が投入される
−に自動的に自らのチェツタを行ない、結果を出方する
ことができる。又、テスト信号発生器に外部からテスト
信号を入力した時にもテスト開始信号を送信する嶺ＫＩ
Ｉ成しておくと、ユーザがこの集積回路信置をチェック
したい時いつでもチェックすることができる。
以上説明した様に１本発明はｔ１ｍ環回路と試験機構と
を同一チップ内Ｋｌｌみ込み、電源投入時或いは外部テ
スト信号の入力時に、試験を行なって七〇ＭＭをチップ
外ｌｌｋ出力するようにしたので。
を同一チップ内Ｋｌｌみ込み、電源投入時或いは外部テ
スト信号の入力時に、試験を行なって七〇ＭＭをチップ
外ｌｌｋ出力するようにしたので。
電源投入時に自動的に自らの試験を行ない、異常の有無
を調べることができ、かつ電源投入時或意の時に集積（
ロ）路をチェックすること奄できる。さらにテッグ内で
試験を行なってその結果を外部に出力するので、従来の
よう罠外部テスト装置を必要とせず、安価に論理回路の
試験を行なうことができる効果を有するものである。
を調べることができ、かつ電源投入時或意の時に集積（
ロ）路をチェックすること奄できる。さらにテッグ内で
試験を行なってその結果を外部に出力するので、従来の
よう罠外部テスト装置を必要とせず、安価に論理回路の
試験を行なうことができる効果を有するものである。
＠１図は本発明の集積回路装置の概念図を示すものであ
る。 １・・・テスト信号発生器 ２・・・テストパターン発
生器３・・・試験対象である論理回路 ４・・・テスト
出力圧ｍｉ５・・・制御ｓ ６・・・期待値記憶器 ７
・・・比較器第１図
る。 １・・・テスト信号発生器 ２・・・テストパターン発
生器３・・・試験対象である論理回路 ４・・・テスト
出力圧ｍｉ５・・・制御ｓ ６・・・期待値記憶器 ７
・・・比較器第１図
Claims (1)
- （１）試験対象である論理回路と、該論理回路を試験す
る試験１１４＄１を同一チップ内に搭載し、前記試験＊
＊を、テストパターン発生器、テスト出力圧縮器、該テ
スト出力圧ｍｌ）のデータワードと比較する期待値デー
タワードを保持する期待値記憶器、期待値データワード
と出力データワードを比較し、七の比較結果に応じた出
力信号を発生する比較器、前記テストパターン発生器、
テスト出力圧Ｊ１１！、期待値記憶器、比較器の動作の
制御を行なう制御部、及び、電源投入時あるいは外部か
らのテスト信号入力時に前記制御部にテスト開始の信号
な送信するテスト信号発生器から構成したことを脣徴と
する集積回路装置０．−・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048689A JPS58166275A (ja) | 1982-03-26 | 1982-03-26 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57048689A JPS58166275A (ja) | 1982-03-26 | 1982-03-26 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58166275A true JPS58166275A (ja) | 1983-10-01 |
Family
ID=12810279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57048689A Pending JPS58166275A (ja) | 1982-03-26 | 1982-03-26 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166275A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214378A (ja) * | 1986-03-15 | 1987-09-21 | Nippon Denso Co Ltd | 半導体集積回路のダイナミツクバ−ンイン装置 |
| JPS63204170A (ja) * | 1987-02-18 | 1988-08-23 | Nec Corp | 試験機構付半導体集積回路 |
| JPS63277982A (ja) * | 1987-03-16 | 1988-11-15 | アメリカン テレフォン アンド テレグラフ カムパニー | 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 |
| JPH0291587A (ja) * | 1988-09-29 | 1990-03-30 | Nec Corp | 半導体論理集積回路 |
| US6925018B2 (en) | 2002-11-06 | 2005-08-02 | Renesas Technology Corp. | System-in-package type semiconductor device |
| JP4919571B2 (ja) * | 2000-03-30 | 2012-04-18 | ヴァレオ システム デシュヤージュ | 電動機用のフィルタリングと干渉抑制の装置 |
-
1982
- 1982-03-26 JP JP57048689A patent/JPS58166275A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214378A (ja) * | 1986-03-15 | 1987-09-21 | Nippon Denso Co Ltd | 半導体集積回路のダイナミツクバ−ンイン装置 |
| JPS63204170A (ja) * | 1987-02-18 | 1988-08-23 | Nec Corp | 試験機構付半導体集積回路 |
| JPS63277982A (ja) * | 1987-03-16 | 1988-11-15 | アメリカン テレフォン アンド テレグラフ カムパニー | 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 |
| JPH0291587A (ja) * | 1988-09-29 | 1990-03-30 | Nec Corp | 半導体論理集積回路 |
| JP4919571B2 (ja) * | 2000-03-30 | 2012-04-18 | ヴァレオ システム デシュヤージュ | 電動機用のフィルタリングと干渉抑制の装置 |
| US6925018B2 (en) | 2002-11-06 | 2005-08-02 | Renesas Technology Corp. | System-in-package type semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870002582A (ko) | 테스트 패턴 발생회로를 갖는 반도체 기억장치 | |
| KR950701736A (ko) | 반도체 메모리 시험장치 | |
| US7190628B2 (en) | Semiconductor memory device having self refresh mode and related method of operation | |
| US5959915A (en) | Test method of integrated circuit devices by using a dual edge clock technique | |
| KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
| JPS58166275A (ja) | 集積回路装置 | |
| DE69936277D1 (de) | Synchron-Halbleiterspeichervorrichtung | |
| US7062690B2 (en) | System for testing fast synchronous digital circuits, particularly semiconductor memory chips | |
| WO1998014954A1 (fr) | Controleur de memoire | |
| US4628253A (en) | Clock signal test circuit | |
| JPH02299034A (ja) | 半導体集積回路装置 | |
| JPH07140207A (ja) | 半導体装置及びその試験方法 | |
| TW368623B (en) | Semiconductor integrated circuit device | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPH04114400A (ja) | 組み込み自己テスト方式 | |
| JPS5472924A (en) | Semiconductor memory inspection equipment | |
| JPH07141900A (ja) | 半導体記憶装置 | |
| JP2940257B2 (ja) | セルフテスト回路 | |
| JPH02116080A (ja) | 半導体メモリ | |
| JPS5814989B2 (ja) | ロジック素子あるいはロジック回路の動作速度試験回路 | |
| JP2831031B2 (ja) | 周期発生器 | |
| JPS5379329A (en) | Test method of memory circuit | |
| JPH047868A (ja) | 半導体装置 | |
| JPS6432500A (en) | Semiconductor storage device | |
| JPH0675023A (ja) | 半導体メモリの故障自己診断装置 |