KR950701736A - 반도체 메모리 시험장치 - Google Patents

반도체 메모리 시험장치

Info

Publication number
KR950701736A
KR950701736A KR1019940704008A KR19940704008A KR950701736A KR 950701736 A KR950701736 A KR 950701736A KR 1019940704008 A KR1019940704008 A KR 1019940704008A KR 19940704008 A KR19940704008 A KR 19940704008A KR 950701736 A KR950701736 A KR 950701736A
Authority
KR
South Korea
Prior art keywords
under test
memory under
test
pattern
memory
Prior art date
Application number
KR1019940704008A
Other languages
English (en)
Other versions
KR0156281B1 (ko
Inventor
야스히로 가와타
Original Assignee
오오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR950701736A publication Critical patent/KR950701736A/ko
Application granted granted Critical
Publication of KR0156281B1 publication Critical patent/KR0156281B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

피시험메모리(MUT)에 패턴발생기(2)에서 시험데이타패턴, 어드레스패턴, 및 제어신호를 부여하고, 그 피시험메모리에서 판독한 판독데이타와 기대치를 논리비교기(4)로 비교하여 일치의 경우는 패스를, 불일치의 경우는 페일을 표시하는 비교결과를 출력하고, 그 논리 비교기가 일치를 검출했을때에 그 비교결과를 레지스터(42)에 유지하고 금지신호로서 출력한다. 금지신호를 금지게이트(44)에 부여하고 그에 의해 피시험메모리에 부여되는 기입네이블신호를 금지하고, 피시험메모리에 대한 과잉기입을 방지한다.

Description

반도체 메모리 시험장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1의 관점에 의한 과잉기입을 방지한 실시예를 나타내는 블록도.

Claims (4)

  1. 피시험메모리의 어드레스를 지정하는 어드레스패턴과, 상기 피시험메모리의 상기 지정된 어드레스에 기입할 시험데이타패턴과, 상기 피시험메모리의 상기 어드레스에서 판독된 판독데이타와 비교할 기대치데이타와, 상기 피시험메모리에 부여되는 제어신호를 패턴발생 시퀀스를 결정하는 프로그램에 따라 발생하는 패턴발생수단과, 상기 제어신호는 상기 피시험메모리의 동작상태를 제어하는 동작상태 제어신호를 포함하고, 상기 피시험메모리에 상기 패턴발생수단으로부터의 사이 시험데이타패턴, 상기 어드레스패턴, 및 상기 제어신호가 부여되고, 상기 피시험메모리에서 판독된 판독데이타와 상기 기대치를 비교하여 일치할 경우는 패스를, 불일치의 경우는 페일을 나타내는 비교결과로서 출력하는 비교수단과, 상기 비교수단이 일치를 검출했을 때에 그 비교결과를 유지하고 금지신호로서 출력하는 금지신호 유지수단과, 상기 금지신호가 부여되고, 거기에 응답하여 상기 피시험메모리에 부여되는 상기 동작상태 제어신호를 금지하고, 거기에 따라 상기 피시험메모리에 대한 과잉기입을 방지하는 금지게이트수단을 포함하는 것을 특징으로 하는 반도체 메모리 시험장치.
  2. 제1항에 있어서, 상기 금지게이트수단, 상기 비교수단, 및 상기 금지신호 유지수단은 각각 복수의 상기 피시험메모리에 대응하여 설치되고, 상기 시험장치는 다시 상기 복수의 비교수단의 비교결과 모두가 패스이 경우에 매치플래그를 출력하여 상기 패턴 발생수단에 부여하는 전일치 검출수단을 포함하고, 상기 패턴발생수단은 상기 매치플래그가 얻어지는지의 여부에 의거하여 상기 패턴발생 시퀀스를 제어하는 것을 특징으로 한 반도체 메모리 시험장치.
  3. 제2항에 있어서, 상기 각 피시험메모리는 상기 시험장치의 내부회로에서 도출된 상기 시험패턴이 인가되고, 그에 의해 상기 피시험메모리에서 판독한 판독데이타를 상기 내부회로에 도입하도록 접속되어 있고, 상기 각 금지게이트수단은 상기 내부회로와 상기 피시험메모리와의 사이에 설치되고, 상기 비교수단은 상기 내부회로 밖에 각 상기 피시험메모리와 대응하여 설치되고, 상기 판독데이타와 상기 기대치데이타와의 일치를 검출하는 기입완료 검출수단과, 상기 내부회로에 설치되고 상기 피시험 메모리로부터의 판독데이타와 상기 기대치 데이타가 일치인지 불일치인지를 검출하는 논리비교수단을 포함하고, 상기 금지게이트수단, 상기 기입완료 검출수단 및 상기 금지신호 유지수단은 상기 내부회로에 대하여 외부의 부가회로로서 구성되어 있는 것을 특징으로 하는 반도체 메모리 시험장치.
  4. 제2항 또는 제3항에 있어서, 상기 패턴발생수단으로부터의 각 시험패턴을 소망의 논리파형으로 정형하는 파형정형수단과, 상기 파형정형수단으로부터의 시험패턴을 소망전압의 실파형으로 변환하는 드라이버수단을 더 포함하고, 상기 금지게이트수단은 상기 파형정형수단과 상기 드라이버수단 사이에 설치되어 있는 것을 특징으로 하는 반도체 메모리 시험장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940704008A 1993-04-15 1994-04-15 반도체 메모리 시험장치 KR0156281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-24903 1993-04-15
JP1993024903U JP2577120Y2 (ja) 1993-04-15 1993-04-15 過剰パルス印加の禁止回路

Publications (2)

Publication Number Publication Date
KR950701736A true KR950701736A (ko) 1995-04-28
KR0156281B1 KR0156281B1 (ko) 1998-12-15

Family

ID=12151140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940704008A KR0156281B1 (ko) 1993-04-15 1994-04-15 반도체 메모리 시험장치

Country Status (4)

Country Link
US (1) US5604756A (ko)
JP (1) JP2577120Y2 (ko)
KR (1) KR0156281B1 (ko)
WO (1) WO1994024674A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095402A (ja) * 1995-06-22 1997-01-10 Advantest Corp 半導体メモリ試験装置
US5898701A (en) * 1995-12-21 1999-04-27 Cypress Semiconductor Corporation Method and apparatus for testing a device
US5835503A (en) * 1996-03-28 1998-11-10 Cypress Semiconductor Corp. Method and apparatus for serially programming a programmable logic device
US5815510A (en) * 1996-03-28 1998-09-29 Cypress Semiconductor Corp. Serial programming of instruction codes in different numbers of clock cycles
US5768288A (en) * 1996-03-28 1998-06-16 Cypress Semiconductor Corp. Method and apparatus for programming a programmable logic device having verify logic for comparing verify data read from a memory location with program data
US5987635A (en) * 1996-04-23 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device capable of simultaneously performing self-test on memory circuits and logic circuits
TW343282B (en) * 1996-06-14 1998-10-21 Adoban Tesuto Kk Testing device for a semiconductor device
JP3552184B2 (ja) * 1996-10-18 2004-08-11 株式会社アドバンテスト 半導体メモリ試験装置
US5881218A (en) * 1997-06-23 1999-03-09 Sun Microsystems, Inc. Apparatus for scan test of SRAM for microprocessors having full scan capability
US5923835A (en) * 1997-06-23 1999-07-13 Sun Microsystems, Inc. Method for scan test of SRAM for microprocessors having full scan capability
US5944845A (en) * 1997-06-26 1999-08-31 Micron Technology, Inc. Circuit and method to prevent inadvertent test mode entry
KR100363080B1 (ko) * 1999-06-15 2002-11-30 삼성전자 주식회사 단일 칩 병렬 테스팅 장치 및 방법
US6281736B1 (en) 1999-12-02 2001-08-28 Sun Microsystems, Inc. Method and circuitry for soft fuse row redundancy with simple fuse programming
TW564428B (en) * 1999-12-07 2003-12-01 Advantest Corp Semiconductor memory test system
US6629275B1 (en) 2000-02-25 2003-09-30 Sun Microsystems, Inc. Reinstate apparatus and method to recreate data background for testing SRAM
US6404218B1 (en) * 2000-04-24 2002-06-11 Advantest Corp. Multiple end of test signal for event based test system
JP2001311766A (ja) 2000-04-28 2001-11-09 Advantest Corp 半導体デバイス試験装置及び試験方法
US6779141B1 (en) 2000-06-08 2004-08-17 Sun Microsystems, Inc. System and method for implementing memory testing in a SRAM unit
US6684352B1 (en) * 2000-07-12 2004-01-27 Sun Microsystems, Inc. Read control system and method for testing word oriented SRAM with macros
US6581018B1 (en) 2000-07-26 2003-06-17 Sun Microsystems, Inc. Multiplexer select line exclusivity check method and apparatus
US6675338B1 (en) 2000-08-09 2004-01-06 Sun Microsystems, Inc. Internally generated vectors for burnin system
US6769081B1 (en) 2000-08-30 2004-07-27 Sun Microsystems, Inc. Reconfigurable built-in self-test engine for testing a reconfigurable memory
JP3923428B2 (ja) * 2000-10-19 2007-05-30 株式会社アドバンテスト メモリの不良救済解析処理方法及びこの方法を実施するメモリ試験装置
US6901541B2 (en) * 2001-03-13 2005-05-31 Micron Technology, Inc. Memory testing method and apparatus
US6834364B2 (en) * 2001-04-19 2004-12-21 Agilent Technologies, Inc. Algorithmically programmable memory tester with breakpoint trigger, error jamming and 'scope mode that memorizes target sequences
DE10327284B4 (de) * 2003-06-17 2005-11-03 Infineon Technologies Ag Prüflesevorrichtung für Speicher
JP2005195113A (ja) * 2004-01-08 2005-07-21 Toyota Motor Corp 車両用エンジン内の気密空間のシール構造および車両用エンジン
KR100735751B1 (ko) * 2005-12-26 2007-07-06 삼성전자주식회사 반도체 메모리 장치
US7466140B2 (en) * 2006-12-25 2008-12-16 Advantest Corporation Signal generation circuit, jitter injection circuit, semiconductor chip and test apparatus
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
JP5785887B2 (ja) * 2012-03-01 2015-09-30 株式会社アドバンテスト 試験装置および試験モジュール
GB2542214B (en) * 2015-11-11 2019-08-28 Imagination Tech Ltd Hardware monitor to verify memory units
US9865361B2 (en) * 2016-04-27 2018-01-09 Invecas, Inc. Diagnostics for a memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108248A (en) * 1977-03-03 1978-09-20 Omron Tateisi Electronics Co Confirmation system for memory writing information
JPS5977366A (ja) * 1982-10-25 1984-05-02 Mitsubishi Electric Corp 紫外線消去形プログラマブル読出し専用メモリ装置の試験方法
JPS63157400A (ja) * 1986-12-20 1988-06-30 Hitachi Electronics Eng Co Ltd Ｅｐｒｏｍの書込み所要時間別分類装置
US5062109A (en) * 1988-09-02 1991-10-29 Advantest Corporation Memory tester
JP2915945B2 (ja) * 1990-01-12 1999-07-05 株式会社アドバンテスト メモリ試験装置
JP2842923B2 (ja) * 1990-03-19 1999-01-06 株式会社アドバンテスト 半導体メモリ試験装置

Also Published As

Publication number Publication date
US5604756A (en) 1997-02-18
JPH0684599U (ja) 1994-12-02
JP2577120Y2 (ja) 1998-07-23
WO1994024674A1 (en) 1994-10-27
KR0156281B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR950701736A (ko) 반도체 메모리 시험장치
KR950009741A (ko) 반도체 메모리 시험장치
JP2527935B2 (ja) 半導体メモリ試験装置
KR950009276A (ko) 플래시 메모리 시험장치
KR970016620A (ko) 선택된 페일러에 대해 페일러 정보를 포착하는 집적 회로의 테스트하기 위한 방법 및 내장 자가 테스트 장치
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR870003430A (ko) 반도체 집적 회로장치
KR940006148A (ko) 테스트 기능을 가진 메모리장치
KR970012786A (ko) 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템
TW343282B (en) Testing device for a semiconductor device
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
KR100200481B1 (ko) 테스트 회로
US6678852B2 (en) Semiconductor device testing apparatus
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
US5757815A (en) Semiconductor memory test system
KR970705758A (ko) 시험 패턴 발생기(test pattern generator)
KR920003159A (ko) 프로그램 가능 논리 장치들의 고속 테스팅
KR910006990A (ko) 반도체기억장치
KR100238933B1 (ko) 시험 패턴 발생기
KR970049553A (ko) 셀프 테스트 기능을 갖는 메모리보드
SU1337838A1 (ru) Устройство дл функционального контрол цифровых интегральных схем
KR930008866A (ko) 반도체 기억 장치
KR910014952A (ko) 셀프체크회로부착 패턴메모리회로
JPS6011400B2 (ja) Ｉｃ試験装置
US5844916A (en) Built in access time comparator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050711

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee