JPS63277982A - 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 - Google Patents

着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体

Info

Publication number
JPS63277982A
JPS63277982A JP63060680A JP6068088A JPS63277982A JP S63277982 A JPS63277982 A JP S63277982A JP 63060680 A JP63060680 A JP 63060680A JP 6068088 A JP6068088 A JP 6068088A JP S63277982 A JPS63277982 A JP S63277982A
Authority
JP
Japan
Prior art keywords
memory
subassembly
storing
test
functional circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63060680A
Other languages
English (en)
Inventor
ウィリアム　ハーマン　トス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21829619&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS63277982(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS63277982A publication Critical patent/JPS63277982A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） ［発明の属する技術分野］ 本発明は電子回路における故障診断に関し、とくに、故
障診断を修理システムに連絡するための方法およびその
構成に関する。
［従来技術の説明］ ＶＬＳＩ技術はかなり複雑なサブシステムで着脱型また
はプラグ差込型回路パックにパッケージ化を可能とする
。
回路基板のコストは複雑さとともに増大するが、またこ
の複雑さはＶＬＳ　Ｉ製造技術の進歩と共に増大する。
回路基板のコストが高いので故障した回路基板は修理を
することが好ましいが、ｖＬＳＩに伴なう複雑さのため
に現場修理はほとんど不可能である。したがって現状の
多くのシステム設計では、故障を着脱可能なサブ組立体
（たとえば回路基板）に分離する方法およびそのハード
ウェア手段を採用し、現場技術員に依頼して、故障した
サブ組立体を特定し、それらを交換し、そして故障ユニ
ットを修理センターへ送っている。
ある種のソフトウェアベースのシステムでは、自動また
は手動で作動する診断ソフトも組込まれていて、このソ
フトがシステムを調べて故障を所定の単位内に絞り込む
。所定の単位とは、代表例では着脱型回路基板である。
多くのこれらの適用例では、詳細な診断結果は合格／故
障指示表にまとめられ、この指示表は一理技術員に提示
されてこれにより適切な回路基板の交換が実行可能であ
る。次に故障回路板は取外され、たいていの場合技術員
に提示された指示記入表を添付して修理のために工場に
返送される。
この現行の方法には多数の制約が存在する。第１に、詳
細な試験結果が回路基板と一緒に修理センターへ、確実
かつ正確に返送されないことである。これは、試験指示
結果を正確に記録するのが実際的には問題があること、
故障回路基板の輸送中に診断記録が紛失したり離れ離れ
になること、などに関連する。第２に、故障回路基板が
修理センターに一旦到着すると、修理は最近の回路基板
故障に関して提供された最小情報で始めなければならな
いことである。第３に、修理を進めるためには、試験を
行ない結果を出すのに外部機器が必要となり、本来的な
故障が試験で再現されて確認できるかが多少疑問となる
からである。
（発明の概要） 本発明の原理によれば、回路基板上に配置されて回路基
板上の機能回路の診断を目的として、機能回路と相互作
用をなすマイクロプロセッサを用いて、回路基板内にお
いてオンボード（基板に装着したまま）診断が可能であ
る。マイクロプロセッサは同様に回路基板上に配置され
た電気的に消去可能な読出し専用メモリ（ＥＥＲＯＭ）
と相互作用をなす。回路基板の通常作動中に発生する診
断信号は自動的に検出されてＥＥＲＯＭ内に記憶される
。さらに回路基板における制御ポートは、入力試験デー
タを受取り、試験シーケンスを機能回路に供給し、そし
て診断結果をＥＥＲＯＭ内に記憶するところの診断ルー
チンのマイクロプロセッサ内の作動を可能にする。また
マイクロプロセッサの制御を介してＥＥＲＯＭを呼出し
て前に記憶された診断結果の検索も可能である。
（実施例の説明） 第１図は本発明の原理による差込基板（プラグインボー
ド）設計の一実施例を示す。第１図のボード設計におけ
る主要要素は、機能回路１０、ボード上のマイクロプロ
セッサ２０、およびボード上の電気的に消去可能なメモ
リ（ＥＥＲＯＭ）３Ｇである。機能回路１０はボードに
おいて所定のすべての機能を果し、ボード入力リード１
０１およびボード出力リード１０２を介してボード外の
要素またはサブシステムと連絡する。リード１０１は２
人カマルチブレクサ４０を介して機能回路１０の入力リ
ード１０．；接続され、一方リード１０２はスイッチ５
０を介して機能回路１０の出力リード１２に接続される
。
入出力リードＩＬ　１２のほかに、第１図の装置は、機
能回路１０に出入する他のリード、とくに診断入力リー
ド１３および診断出力リード１４を含む。通常の出力リ
ード１２における信号を観測してそれらを期待出力信号
と単に比較するだけでも回路から十分な診断情報が得ら
れる場合が多い。他の回路設計ではエラー検出のために
特定の回路が設けられ、これらの回路の出力信号が故障
特定診断出力を形成し、この出力がたとえばアラームを
起動する。さらに他の回路設計においては、機能回路１
０内の種々の中間点における電気信号は故障部品または
故障サブシステムを指摘するのにとくに有用であり、こ
れらの中間点は追加の診断出力リード介して外に引出さ
れる。第１図におけるリード１４を構成しているのがこ
れらの診断リードの集合体であり、これらのリードは出
力リード１２と組合わされてデータバス１Ｂを形成する
。データバス１Ｂはマイクロプロセッサ２０およびＥＥ
ＲＯＭａＯに供給される。
バス１６上の期待出力信号はもちろん、機能回路１０に
供給される信号に関係する。しかし、たいていの設計に
おいては、すべての可能性のある誤作動の発生を検出す
るには、出力信号を受動的に観察するだけでは十分では
ない。それがたとえ十分であったとしても、通常供給さ
れる入力信号に応答して出力信号を観察するだけでエラ
ーを検出するには、きわめて大きな計算能力および／ま
たは記憶容量を有するマイクロプロセッサ２０を必要と
する。熟練者は一般に、所定の方法で回路を「作動コさ
せる診断入力信号シーケンスの種々のセットを構成する
ことによりこの問題を解決しこれにより誤動作を効率的
に検出する。この目的のためにマルチプレクサ４０が含
まれている。　第１図において、診断入力は入カリー白
ｌまた龜診断入力リード１３を介して機能回路１０に供
給可能である。入力リード１１はバス１０１またはバス
１５のいずれかから（マルチプレクサ４０の状態に応じ
て）信号を受け、一方診断入力リード１３はバス１５か
らのみ信号を受ける。
診断ルーチンが実行されている間は、出力リード１２に
出力信号を出さないことが好ましい。こ、のためにスイ
ッチ５０が設けられる。マルチプレクサ４０およびスイ
ッチ５０の両方は制御バス１７を介してマイクロプロセ
ッサ２０により制御される。　これらの診断信号がマイ
クロプロセッサ２０に供給されるほかに、診断出力の履
歴を維持するために第１図ではバス１６の診断出力信号
をＥＥＲＯＭａＯに記憶する。ＥＥＲＯＭａＯは通常市
販されているユニットである。ＥＥＲＯＭａＯへの書込
みおよびそれらの読出しはマイクロプロセッサ２０によ
り制御される。
マイクロプロセッサ２０は、読出し専用領域と読取り一
書込み領域とを含む連想記憶装置６０を有す２通常のマ
イクロプロセッサである。第１図おいて、マイクロプロ
セッサ２０は、ユーザデータ人力１０４、ユーザ制御入
力１０５、および状態指示出力１０Ｂを有する。状態指
示出力１０Ｂは、ボード外のシステムへ、作動良好状態
、または機能回路およびマイクロプロセッサの状態に関
する情報を提供する多重リードであってもよい。ユーザ
制御人力１０５は、ボード外のシステムが、マイクロプ
ロセッサ２０により実行される選定ルーチンを開始する
のを可能にし、一方ユーザデータ入力１０４は、マイク
ロプロセッサ２０へのデータの投入を可能にす。
る。マ、イク口プロセッサ２０へのデータの投入は、バ
スｌｌ、１３を介して種々のレジスタの初期化、種々の
しきい値の設定、および機能回路の任意の所定状態への
設定を可能とするので、ある種の診断ルーチンでは有用
であろう。機能回路１０を所定状態に設定可能であるこ
とは実質的に診断プロセスを速くする。さらに、機能回
路１０に提供される特定状態はメモリ６０からも取得可
能であり、このメモリ６０内へのデータの蓄積は、設計
者によか（ＲＯＭ領域内）への蓄積かまたはそのメモリ
の読取り一書込み領域内のそのシステムの前の状態の保
持によるかのいずれかによる。
入力１０４，１０５はボード外のシステムからマイクロ
プロセッサ２０に情報を提供する。一方バス１６はボー
ド内からマイクロプロセッサ２０に情報を提供する。前
記のように、バス１Ｂは機能回路１０の通常の出力リー
ドと診断出力リードとを含む。したがってマイクロプロ
セッサ２０は、バスＩＢ上の事前割当てされた状態に応
答して、または診断の必要性を指示するバスｌθ上の信
号シーケンスの解析に応じて、自動的に診断ルー゛チン
を開始する。その種々の入力を基礎にして、マイクロプ
ロセッサ２０はまたバス１６上で、ＥＥＲＯＭ３０内に
記憶すべき出力を選定する。
第２図はマイクロプロセッサ２０の作動を表わす流れ図
を示す。開始ブロック２００に続いて、ブロック２２０
内で初期化が行われ、次に制御は判定ブロック２０１に
移り、ここでバスｌＢ上の状態に関し判定が行われる。
故障または故障の可能性が存在することをバス１６が指
示したときは、制御は経路２０２に移って故障の指示が
ＥＥＲＯＭ３０（ブロック２０３）内に記憶され、マイ
クロプロセッサ２０は処理を続けて、検出された故障ま
たは故障の可能性に応答して必要となる操作の種類を確
認する（ブロック２０４）。故障が致命的でないときは
しばしば、機能回路の設計でこの故障を補償可能である
。この場合は故障（故障特定）に関する情報を単に記録
するだけで十分である。（故障を記録すること以外に）
他の操作が必要ででないときは、判定ブロック２０５は
制御を判定ブロック２０１へ返す。診断ルーチンが開始
されるべきであることが確認されたときは、制御はブロ
ック２０Ｂに移る。　判定ブロック２０１によりバスｌ
Ｂ上にて故障が検出されなかったときは、制御は判定ブ
ロック２０７に移り、ここで入力１０５が注目される。
入力１０５が診断ルーチンの初期化またはＥＥＲＯＭ３
０内の記憶データの出力を要求しないときは、「すべて
良好」という出力が出力リード１０Ｂ−に供給されて（
ブロック２０８）制御は判定ブロック２０１に戻る。入
力１０５があるルーチンの初期化を要求するときは、制
御は再びブロック２０Ｂに移る。
ルーチンがマイクロプロセッサ２０により実行される必
要があるときはいつでもブロック２０Ｂに移る。診断を
要求する入力（入力リード１０５からま・たはバス１０
６から）はまた、実行されるべき特定の診断ルーチンに
関する指示を与える。診断ルーチンの選定および同ルー
チンの実行はブロック２０Ｂ内で行われ、ルーチンの結
果は必要な場合はＥＥＲＯＭ３０内に記録され乞（ブロ
ック２０９）。判定ブロック２１０は、遭遇した故障ま
たは診断結果が、当該ボードは製品から取外すべきこと
を指示したか否かを確認する。もし指示していないとき
は制御は判定ブロック２０１に戻る。指示しているとき
は出力１０６に警報が出力されて、（ブロック２１１）
マイクロプロセッサの作業は終了ブロック２１２で終テ
する。これが発生したときは故障ボードは製品から取外
されて修理センターに送られる。　修理センターでは第
３図に示すように、マイクロプロセッサ２０の制御を介
してＥＥＲＯＭ３０の内容が呼出される。リード１０４
．１０５および１０Ｂはマイクロプロセッサのルーチン
を作動させ、ルーチンはＥＥＲＯＭ３Ｇの内容を出力し
、（ブロック３０２）機能回路に対し追加の試験シーケ
ンスを実行する（ブロック３０４）。利用可能情報を利
用してボードは元どおりに修理され、次のサービス用に
回わされる（ブロック３０５）。
修理の一部として、ＥＥＲＯＭはメーカが指示する方法
で当然消去される。
第１図に示す構成については、この構成で今まで実行し
てきた多数のきわめて好ましい特徴から、その構成の多
様性が評価されよう。たとえば１つの特徴は、マイクロ
プロセッサ２０内に内臓されて作業の初期化（たとえば
電源がはいったとき）を検出するルーチンである。この
ルーチンはブロック２２０内で実行される。ブロック２
２０はまた、たとえば全体システム内で挿入される特定
の場所を基準にして実行されなければならない機能にし
たがって、機能回路を初期化しまたは形成する。たとえ
ば機能機能回路１０は、マイクロプロセッサ２０により
制御される多数の極を有する多極ベツセルフィルタ（ａ
＋ｕｌｔｉ−ｐｏｌｅ　Ｂｅ５ｓｅｌ　ｆ’１ｌｔｅｒ
）であってもよい。
全体システム内のある位置において、入力１０５の仕様
は３極構成で、一方全体システム内の他の位置では１、
入力１０５は４極構成でもよい。
このような構成はブロック２２０のルーチン内で容易に
達成可能である。
たとえば他の特徴は、記憶正確性のチェックである。本
発明の主要利点の１つは記憶された診断情報が利用でき
ることであるので、この長所を保護することが重要であ
る。次に、ＥＥＲＯＭ３０が部分的または完全に故障し
たらどうなるかという疑問が出てくる。゛情報の記憶を
検査する手順も当然含められなければならない。本発明
の１つの態様によれば、ＥＥＲＯＭ３０へのデータの各
書込み。
（たとえばブロック２０９において）は、マイクロプロ
セッサ２０により、ＥＥＲＯＭ３Ｇの内容を記憶領域内
に読出して、記憶されていた内容をマイクプロセッサ２
０内の情報と比較するルーチンで行われる。情報記憶内
容が正しいとき、一致がみられ、通常ルーチンは外へ抜
は出す。一致がないときはルーチンは再度読出しを試み
、そのタスクの実行に失敗すると、データはＥＥＲＯＭ
３０の別の領域またはブロック内に読込まれる。これが
合理的であるのは、ＥＦＲＯＭ３０の故障は部分的です
み、したがって診断情報はなお保存可能であるという希
望があることである。
以上の説明は本発明の原理の一実施例であって、本発明
の精神および範囲から逸脱することなく構成および態様
における変更を第１図の設計内に組込み可能であること
を理解すべきである。たとえば以上の開示においては、
電気的に消去可能な読取り専用メモリ（ＥＥＲＯＭ３０
）を使用した。本発明の内容とその作業にとって重要で
あるこのメモリ態様は、その「読取り専用」という特徴
であり、さらに、電源を切ってもメモリ内容は変ること
なく残るという読取り専用メモリの特徴である。消去可
能な読取り専用メモリは再利用可能であることの利点を
有するが、これは必須ではない。適切な情況下では、電
源を切ってもその内容を保持する別のメモリを使用する
こと、またはマイクロプロセッサ２０によってただ一度
だけ書込み可能な通常の読取り専用メモリ（ＲＯＭ）使
用することさえ経済的に評価可能である。使用後修理セ
ンターにおいて、そのＲＯＭは取外して他のものと交換
してもよい。この開示の内容において、第１図の構成に
おいて使用可能であってかつボードを修理センターまで
運んでからメモリの内容を読取るだけの十分な時間の間
（ボードに外部電源の供給なしに）それらの内容を維持
可能であるすべての種類のメモリは用語「メモリ」によ
り包含されるものである。
【図面の簡単な説明】
第１図は、本発明の現場診断可能性を提供する差込型ボ
ード上の回路のブロック図； 第２図は、第１図のマイクロプロセッサ内の主要プロセ
スの流れ図；および 第３図は、差込形回路基板の保守に関する作業シーケン
スの流れ図を示す。 １０・・・機能回路 ２０・・・マイクロプロセッサ ３０・・・ＥＥＲＯＭ（メモリ） ４０・・・マルチプレクサ ５０・・・スイッチ ６０・・・プロセッサメモリ 出　願　人：アメリカン　テレフォン　アンド１−一一
一一一一−−シス弘−ｍ よ） ＦＩＧ、２

Claims (14)

    【特許請求の範囲】
  1. （１）機能回路； 前記機能回路の試験手段；および 前記試験手段により得られた結果を記憶するためのメモ
    リ； とを含む着脱型電子式サブ組立体の故障特定方法におい
    て； 前記試験手段に供給された刺激に応答して前記試験手段
    内に記憶されている試験シーケンスを供給するステップ
    ； および 前記試験シーケンスに応答して得られた結果をサブ組立
    体上に配置された前記メモリのブロック内に記憶するス
    テップ； とからなることを特徴とする着脱型電子式サブ組立体の
    故障特定方法。
  2. （２）前記刺激は、 前記サブ組立体に電力が供給されたとき； 前記機能回路内の要素により故障が検出されたとき；ま
    たは 前記サブ組立体に試験要求信号が供給されたとき； に発生することを特徴とする特許請求の範囲第１項に記
    載の方法。
  3. （３）前記記憶ステップの後に前記メモリの内容を読取
    るステップと 前記記憶ステップにより前記メモリ内に記憶された情報
    に関して正確性チェックを実行するステップをさらに含
    むことを特徴とする特許請求の範囲第１項に記載の方法
    。
  4. （４）前記正確性チェックを実行するステップに先立っ
    て行われる前記記憶ステップが失敗に終っていることを
    前記正確性チェックを実行するステップが指示したとき
    は、前記結果を前記メモリの他のブロック内に記憶する
    ステップをさらに含むことを特徴とする特許請求の範囲
    第３項に記載の方法。
  5. （５）機能回路； 前記機能回路の試験手段；および 前記試験手段により得られた結果を記憶するためのメモ
    リ； とを含む着脱型サブ組立体作業の正常動作の維持方法お
    いて、 前記機能回路内の故障状態を検出するステップ；前記故
    障状態の指示を前記サブ組立体上に配置された前記メモ
    リ内に記憶するステップ； 前記故障状態から、前記システム内の故障サブ組立体の
    修理を必要とする状態の発生を確認するステップ；およ
    び 前記サブ組立体の故障原因を特定するために前記故障サ
    ブ組立体上に存在する前記メモリの内容を読取るステッ
    プ； とを含むことを特徴とする着脱型サブ組立体の正常動作
    維持方法。
  6. （６）前記故障サブ組立体を修理するステップ；および 前記故障サブ組立体上に存在するメモリを空の状態に作
    り直すステップ； とをさらに含むことを特徴とする特許請求の範囲５項に
    記載の方法。
  7. （７）所定機能を実行するための第１の手段；供給され
    た刺激に応答して、試験シーケンスを作成し、前記試験
    シーケンスを前記第１の手段に供給する第２の手段；お
    よび 前記試験シーケンスに応答して発生する前記第１の手段
    の選定信号を記憶するメモリ手段；とを含むことを特徴
    とする回路組立体。
  8. （８）前記メモリ手段の内容を読取るための手段をさら
    に含むことを特徴とする特許請求の範囲第７項に記載の
    回路組立体。
  9. （９）前記第２の手段は； 前記試験シーケンスを記憶するためのプロセッサメモリ
    手段； 試験要求を受取るための入／出力手段；および前記試験
    要求に応答して、前記プロセッサメモリ手段内に記憶さ
    れている前記試験シーケンスを前記第１の手段に供給す
    ること、および前記選定信号を前記メモリ手段内に記憶
    すること、とにより試験を実行するプロセッサ手段： とを含むことを特徴とする特許請求の範囲第７項に記載
    の回路組立体。
  10. （１０）前記プロセッサ手段は、前記メモリ手段の内容
    を読取りかつ前記内容を前記入／出力手段に供給するこ
    とを特徴とする特許請求の範囲第９項に記載の回路組立
    体。
  11. （１１）前記第２の手段は： 試験要求を受取るための入／出力手段；および前記試験
    要求に応答して、前記試験シーケンスを作成し、前記試
    験シーケンスを前記第１の手段に供給し、および前記選
    定信号を前記メモリ手段内に記憶するためのプロセッサ
    手段； とを含むことを特徴とする特許請求の範囲第７項に記載
    の回路組立体。
  12. （１２）前記試験シーケンスは前記所定信号の関数であ
    ることを特徴とする特許請求の範囲第１１項に記載の回
    路組立体。
  13. （１３）機能回路： 前記機能回路の試験手段；および 前記試験手段により得られた結果を記憶するためのメモ
    リ； とを含む着脱型電子式サブ組立体の故障特定方法におい
    て： 記憶に値する状態を前記機能回路内で検出するステップ
    ；および 前記状態を前記メモリ内に記憶するステップ；を含むこ
    とを特徴とする着脱型電子式サブ組立体の故障特定方法
    。
  14. （１４）機能回路； 前記機能回路の試験手段；および 前記験手段により得られた結果を記憶するためのメモリ
    ； とを含む着脱型サブ組立体正常動作維持方法において： 前記試験手段に供給された刺激に応答して、前記試験手
    段内に記憶されている試験シーケンスを前記試験シーケ
    ンスに応答して得られた前記結果を前記メモリ内に記憶
    するステップ； 前記試験シーレンスを供給するステップから、前記シス
    テム内の故障サブ組立体の修理を必要とする状態の発生
    を確認するステップ；および前記サブ組立体の故障原因
    を特定するために前記故障サブ組立体を前記システムか
    ら取外して前記故障サブ組立体上に存在する前記メモリ
    の内容を読取るステップ； とを含むことを特徴とする着脱型サブ組立体の正常動作
    維持方法。
JP63060680A 1987-03-16 1988-03-16 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 Pending JPS63277982A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/026,054 US4829520A (en) 1987-03-16 1987-03-16 In-place diagnosable electronic circuit board
US026054 1987-03-16

Publications (1)

Publication Number Publication Date
JPS63277982A true JPS63277982A (ja) 1988-11-15

Family

ID=21829619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63060680A Pending JPS63277982A (ja) 1987-03-16 1988-03-16 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体

Country Status (6)

Country Link
US (1) US4829520A (ja)
EP (1) EP0283196B1 (ja)
JP (1) JPS63277982A (ja)
KR (1) KR910009009B1 (ja)
CA (1) CA1286364C (ja)
DE (1) DE3851247T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303879A (ja) * 1992-04-27 1993-11-16 Matsushita Electric Ind Co Ltd 電子機器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
US4932028A (en) * 1988-06-21 1990-06-05 Unisys Corporation Error log system for self-testing in very large scale integrated circuit (VLSI) units
KR910006313B1 (ko) * 1988-06-30 1991-08-19 삼성전자 주식회사 교환기 가입자카드의 장애상태표시 제어방법
JP2608593B2 (ja) * 1988-08-26 1997-05-07 ファナック株式会社 故障診断方法
US5047708A (en) * 1988-12-23 1991-09-10 Kondner Jr Robert L Apparatus for testing circuit boards
JP2518039B2 (ja) * 1989-03-06 1996-07-24 日本電気株式会社 デ―タ処理装置の制御記憶ロ―ド方法
JP2672861B2 (ja) * 1989-07-10 1997-11-05 アルプス電気株式会社 駆動制御回路
JPH04222049A (ja) * 1990-03-16 1992-08-12 Hewlett Packard Co <Hp> 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置
US5235530A (en) * 1990-11-15 1993-08-10 Racal-Redac, Inc. Active cartridge display for hardware modeler
US5323108A (en) * 1992-01-23 1994-06-21 Hewlett-Packard Company Method for generating functional tests for printed circuit boards based on pattern matching of models
US5359547A (en) * 1992-06-26 1994-10-25 Digital Equipment Corporation Method and apparatus for testing processor-based computer modules
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
EP0721645B1 (en) * 1993-09-30 2001-05-09 Macronix International Co., Ltd. Automatic test circuitry with non-volatile status write
AUPM348794A0 (en) * 1994-01-20 1994-02-17 Alcatel Australia Limited Microprocessor fault log
US5590136A (en) * 1995-01-25 1996-12-31 Hewlett-Packard Co Method for creating an in-circuit test for an electronic device
US6009500A (en) * 1995-06-07 1999-12-28 Compaq Computer Corporation Replacement of erroneous firmware in a redundant non-volatile memory system
JP3353602B2 (ja) * 1996-04-22 2002-12-03 日本電気株式会社 半導体装置の試験方法
US6167542A (en) * 1998-11-23 2000-12-26 Lucent Technologies Arrangement for fault detection in circuit interconnections
US6516428B2 (en) * 1999-01-22 2003-02-04 Infineon Technologies Ag On-chip debug system
US6704894B1 (en) 2000-12-21 2004-03-09 Lockheed Martin Corporation Fault insertion using on-card reprogrammable devices
US7721260B2 (en) * 2004-09-08 2010-05-18 Kozio, Inc. Embedded Test I/O Engine
CN100403274C (zh) * 2006-03-10 2008-07-16 华为技术有限公司 一种单板故障定位辅助装置及定位方法
US7989729B1 (en) * 2008-03-11 2011-08-02 Kla-Tencor Corporation Detecting and repairing defects of photovoltaic devices
US8482307B2 (en) * 2009-06-05 2013-07-09 Hubbell Incorporated Method and apparatus for the prevention of untested or improperly tested printed circuit boards from being used in a fire pump control system
CN114280496A (zh) * 2021-12-09 2022-04-05 深圳市汇川技术股份有限公司 诊断装置和诊断方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460575A (en) * 1977-10-24 1979-05-16 Takeda Riken Ind Co Ltd Ic tester
JPS57161949A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Method for diagnosis and repairment of package
JPS58166275A (ja) * 1982-03-26 1983-10-01 Nec Corp 集積回路装置
JPS59104570A (ja) * 1982-12-07 1984-06-16 Nippon Telegr & Teleph Corp <Ntt> 自己診断方式

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921139A (en) * 1974-03-08 1975-11-18 Westinghouse Electric Corp Test system having memory means at test module
GB2086061B (en) * 1980-10-13 1985-05-22 Marconi Instruments Ltd Automatic test systems
US4606024A (en) * 1982-12-20 1986-08-12 At&T Bell Laboratories Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards
US4578773A (en) * 1983-09-27 1986-03-25 Four-Phase Systems, Inc. Circuit board status detection system
US4644494A (en) * 1984-02-06 1987-02-17 Sundstrand Data Control, Inc. Solid state memory for aircraft flight data recorder systems
US4633466A (en) * 1984-05-01 1986-12-30 Texas Instruments Incorporated Self testing data processing system with processor independent test program
US4720672A (en) * 1984-06-27 1988-01-19 Jon Turino Testability system
US4633467A (en) * 1984-07-26 1986-12-30 At&T Bell Laboratories Computer system fault recovery based on historical analysis
DE3580909D1 (de) * 1985-01-04 1991-01-24 Ibm Deutschland Pruef- und diagnoseeinrichtung fuer digitalrechner.
US4718064A (en) * 1986-02-28 1988-01-05 Western Digital Corporation Automatic test system
US4726024A (en) * 1986-03-31 1988-02-16 Mieczyslaw Mirowski Fail safe architecture for a computer system
US4736374A (en) * 1986-05-14 1988-04-05 Grumman Aerospace Corporation Automated test apparatus for use with multiple equipment
US4727545A (en) * 1986-09-02 1988-02-23 Digital Equipment Corporation Method and apparatus for isolating faults in a digital logic circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460575A (en) * 1977-10-24 1979-05-16 Takeda Riken Ind Co Ltd Ic tester
JPS57161949A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Method for diagnosis and repairment of package
JPS58166275A (ja) * 1982-03-26 1983-10-01 Nec Corp 集積回路装置
JPS59104570A (ja) * 1982-12-07 1984-06-16 Nippon Telegr & Teleph Corp <Ntt> 自己診断方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303879A (ja) * 1992-04-27 1993-11-16 Matsushita Electric Ind Co Ltd 電子機器

Also Published As

Publication number Publication date
EP0283196B1 (en) 1994-08-31
DE3851247D1 (de) 1994-10-06
EP0283196A3 (en) 1990-05-30
EP0283196A2 (en) 1988-09-21
US4829520A (en) 1989-05-09
CA1286364C (en) 1991-07-16
KR880011600A (ko) 1988-10-29
DE3851247T2 (de) 1995-04-13
KR910009009B1 (ko) 1991-10-26

Similar Documents

Publication Publication Date Title
JPS63277982A (ja) 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体
US4953096A (en) Test method and apparatus for distributed system
US5663656A (en) System and method for executing on board diagnostics and maintaining an event history on a circuit board
EP0582464A2 (en) Method and control apparatus for self diagnosis
US4145734A (en) Method and apparatus for implementing the test of computer functional units
EP1185932B1 (en) Method and apparatus for automatically reintegrating a module into a computer system
JPH04211944A (ja) 印刷機の電子制御装置の診断装置および方法
JP2000358029A (ja) 自動障害診断ネットワークシステム及びネットワークの自動障害診断方法
JPS63254539A (ja) エラ−ログ方式
JPH08278924A (ja) アダプタ診断システム
JP2637774B2 (ja) オペレーションエキスパートシステム
US6591214B2 (en) Communication interface unit, connection tool for test, wrap test tool, and wrap testing method
JPH0252290B2 (ja)
JPS6220579B2 (ja)
JPH01295338A (ja) 二重化システムの切離し表示フラグオン切換え制御方式
KR960020563A (ko) 전전자 교환기의 이중화 공통 버스 자원 및 프로세서의 자가 진단 및 복구 방법
JP2833928B2 (ja) 診断初期化方式
JPH10177503A (ja) 装置診断制御方式
CA2032048C (en) Diagnosis system for a digital control apparatus
JPS63201735A (ja) デ−タ処理システム
JPH0119180B2 (ja)
JPS627582B2 (ja)
JPS63187444A (ja) 磁気テ−プ装置の試験装置
JP2002261704A (ja) 故障診断システム
JPS59108965A (ja) 電子機器の監視方式