JPS5814989B2 - ロジック素子あるいはロジック回路の動作速度試験回路 - Google Patents

Description

【発明の詳細な説明】 この発明はロジック素子あるいはロジック回路の動作速
度試験回路に関するものである。

第１図は従来のロジック素子あるいはロジック回路の動
作速度試験回路を示すブロック図である。

同図において、１は第２図に示す基本信号１ａを送出す
る基本信号発生器、２はこの基本信号発生器１から送出
される１つの波形の基本信号１ａの立上り時点１ｂ（第
２図参照）あるいは立下り時点１ｃ（第２図参照）のど
ちらか一方で動作し入力信号を送出する入力信号発生器
、３は標準となるロジック素子あるいはロジック回路（
以下単に標準素子と記す）、４は測定すべきロジック素
子あるいはロジック回路（以下単に被測定素子と記す）
、５は上記標準素子３からの出力信号と上記被測定素子
４からの出力信号とを比較する比較回路である。

次に、上記構成に係るロジック素子あるいはロジック回
路の動作速度試験回路の動作について説明する。

まず、入力信号発生器２は基本信号発生器１で発生する
基本信号１ａの立上り時点１ｂあるいは立下り時点１ｃ
のどちらか一方で動作し、入力信号を標準素子３および
被測定素子４へ送出する。

したがって、標準素子３および被測定素子４が動作し、
それぞれ出力信号を比較回路５に送出する。

したがって、比較回路５は標準素子３の出力信号と被測
定素子４の出力信号とを比較し、被測定素子４を試験す
るものである。

しかしながら、上記構成に係る従来のロジック素子ある
いはロジック回路の動作速度試験回路によれば標準素子
は被測定素子よりも格段に高速のものでなければならず
、被測定素子の動作速度の測定は実用上不可能な欠点が
あった。

したがって、この発明の目的は上述の欠点を除去するた
めになされたもので、簡単に被測定素子の動作速度を測
定することができるロジック素子あるいはロジック回路
の動作速度試験回路を提供するものである。

このような目的を達成するため、本発明は基本信号発生
器から発生する１つの波形の立上り時点で動作し、入力
信号を標準素子に送出する標準素子用入力信号発生器と
、上記波形の立下り時点で動作し、入力信号を被測定素
子に送出する被測定素子用入力信号発生器と、上記標準
素子の出力状態を記憶する記憶回路と、上記波形の立上
り時点で動作しストローブ信号を送出するストローブ信
号発生器と、上記記憶回路の出力信号と上記被測定素子
の出力信号とを比較し、上記ストローブ信号によって被
測定素子のアクセス時間を測定する比較回路とを備える
もので、以下実施例を用いて詳細に説明する。

第３図はこの発明に係るロジック素子あるいはロジック
回路の動作速度試験回路の一実施例を示すブロック図で
ある。

同図において、６は上記基本信号発生器１から送出する
基本信号１ａの立上り時点１ｂで動作する標準素子用入
力信号発生器。

７は上記基本信号１ａの立下り時点１ｃで動作する被測
定素子用入力信号発生器、８は動作速度試験のためのス
トローブ信号を送出するストローブ信号発生器、９は上
記標準素子３の出力信号を一時記憶するフリップフロッ
プ回路、１０は上記フリップフロップ回路９の記憶信号
と上記被測定素子４の出力信号とを比較し、上記ストロ
ーブ信号発生器８よりのストローブ信号により上記被測
定素子４の動作速度を試験する比較回路である。

次に、上記構成に係るロジック素子およびロジック回路
の動作速度試験回路の動作について説明する。

まず、標準素子用入力信号発生器６は上記基準信号発生
器１から発生する１らの基準信号１ａの立上り時点１ｂ
（第２図参照）で動作し、入力信号を標準素子３に送出
する。

したがって、標準素子３が動作し、その出力信号はフリ
ップフロップ回路９に記憶される。

そして、このフリップフロップ回路９の出力信号は比較
回路１０に加えられる。

一方、被測定素子用入力信号発生器７は上記基本信号発
生器１より発生する１つの基本信号１ａの立下り時点１
ｃ（第２図参照）で動作し、その入力信号を被測定素子
４に加える。

したがって、被測定素子４が動作し、その出力信号は比
較回路１０に加えられる。

一方、ストローブ信号発生器８は上記基本信号発生器１
から発生する基本信号１ａの立上り時点１ｂ（第２図参
照）で動作し、ストローブ信号を比較回路１０に加える
。

したがって、上記被測定素子４から発生する出力信号と
、先に到達しているフリップフロップ回路９の出力信号
とをストローブ信号発生器８で別に定められた時間（動
作速度）に発生するストローブ信号により比較回路１０
で比較することにより、被測定素子４の動作速度を測定
することができる。

なお、記憶回路としてフリップフロップ回路を用いたが
これに限定されないことはもちろんである。

また、上記実施例に於いては、定常状態を”ＬＩレベル
として説明したが、定常状態を２ＨＴ＋レベルの基本信
号を用いても良く、この場合には”立上り″を”立下り
″とじ、”立下り″を”立上り″として対応させること
になる。

以上詳細に説明したように、この発明に係るロジック素
子あるいはロジック回路の動作速度試験回路によれば標
準素子の出力信号を被測定素子の出力信号よりも早く発
生させ記憶回路に記憶させておき、遅れて発生する被測
定素子の出力信号と比較するように構成したので、被測
定素子の動作速度を簡単にしかも確実に測定することが
できる効果がある。

【図面の簡単な説明】

第１図は従来のロジック素子あるいはロジック回路の動
作速度試験回路を示すブロック図、第２図は第１図の基
本信号を示す図、第３図はこの発明に係るロジック素子
あるいはロジック回路の動作速度試験回路の一実施例を
示すブロック図である。 １・・・・・・基本信号発生器、１ａ・・・・・・基本
信号、１ｂ・・・・・・基本信号の立上り時点、１ｃ・
・・・・基本信号の立下り時点、２・・・・入力信号発
生器、３・・・・・標準素子、４・・・・・・被測定素
子、５・・・・・・比較回路、６・・・・・標準素子用
入力信号発生器、７一−−被測定素子用入力信号発生器
、８・・・・・・ストローブ信号発生器、９・・・・・
・フリップフロップ回路、１０・・・・・・比較回路。 なお、同一番号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 基本信号発生器から発生する１つの波形の立上り時
   点で動作し、入力信号を標準となるロジック素子あるい
   はロジック回路に送出する標準素子用入力信号発生器と
   、上記波形の立下り時点で動作し、入力信号を測定すべ
   きロジック素子あるいはロジック回路に送出する被測定
   素子用入力信号発生器と、上記標準となるロジック素子
   あるいはロジック回路の出力状態を一時記憶する記憶回
   路と、上記波形の立上り時点で動作し、ストローブ信号
   を送出するストローブ信号発生器と、上記記憶回路の出
   力信号と上記測定すべきロジック素子あるいはロジック
   回路の出力信号とを比較し、上記ストローブ信号によっ
   て測定すべきロジック素子あるいはロジック回路のアク
   セス時間を測定する比較回路とを備えたことを特徴とす
   るロジック素子あるいはロジック回路の動作速度試験回
   路。