KR970012151A - 칩의 지연시간을 측정하기 위한 감지회로 - Google Patents

칩의 지연시간을 측정하기 위한 감지회로 Download PDF

Info

Publication number
KR970012151A
KR970012151A KR1019950024427A KR19950024427A KR970012151A KR 970012151 A KR970012151 A KR 970012151A KR 1019950024427 A KR1019950024427 A KR 1019950024427A KR 19950024427 A KR19950024427 A KR 19950024427A KR 970012151 A KR970012151 A KR 970012151A
Authority
KR
South Korea
Prior art keywords
output
pad cell
chip
predetermined
delay
Prior art date
Application number
KR1019950024427A
Other languages
English (en)
Other versions
KR0163554B1 (ko
Inventor
이준환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950024427A priority Critical patent/KR0163554B1/ko
Publication of KR970012151A publication Critical patent/KR970012151A/ko
Application granted granted Critical
Publication of KR0163554B1 publication Critical patent/KR0163554B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 각종 메모리장치의 액세스시간을 측정하기 위한 지연시간 감지회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 경우 입력되는 클럭신호 CLKI의 칩에 대한 입력캐패시턴스와, 상기 클럭신호 CLKI의 출력패드셀에 대한 입력캐패시턴스는 동일하지 않다. 따라서 입력패드셀의 출력이 칩에 도달되는 시점이 정확하다고 할 수 없다. 또, 상기 측정하려는 시간이 수나노초에 불과한 아주 미미한 시간으로써, 측정장비의 정확도도 문제가 된다. 더불어 상기 미미한 시간을 측정하려면 고가의 측정장비가 필요하므로 측정비용도 상승하게 된다.
3. 발명의 해결방법의 요지
중앙처리장치에서 전달되는 클럭신호 CLKI를 입력하여 버퍼링하는 입력패드셀과, 상기 입력패드셀의 출력에 응답하여 소정의 액세스동작을 수행하는 칩과, 상기 칩의 출력을 버퍼링하는 제1출력패드셀과, 상기 입력패드셀을 통과하는 클럭신호 CLKI에 응답하여 이를 차별적으로 지연하여 출력하는 복수개의 지연수단들과, 소정의 데이타를 저장하고 상기 지연수단들의 출력에 응답하여 소정의 시차를 갖는 출력신호를 출력하는 복수개의 래치수단들과, 상기 복수개의 래치수단들의 출력을 멀티플렉싱하고 소정의 제어신호에 응답하여 복수개의 래치수단들과, 상기 복수개의 래치수단들의 출력을 멀티플렉싱하고 소정의 제어신호에 응답하여 소정시간후 특정상태의 출력신호를 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력신호를 버퍼링하는 제2출력패드셀을 구비하는 지연시간 감지회로를 발명하므로써 상기 문제점들을 해결하게 된다.
4. 발명의 중요한 용도
측정장비의 사용없이 정확한 칩의 액세스시간을 측정하게 된다.

Description

칩의 지연시간을 측정하기 위한 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 칩의 지연시간을 감지하기 위한 본 발명의 실시예에 따른 회로구성을 보여주는 도면,
제3도는 제2도에 따른 동작파형도.

Claims (3)

  1. 중앙처리장치에서 전달되는 클럭신호 CLKI를 입력하여 버퍼링하는 입력패드셀과, 상기 입력패드셀의 출력에 응답하여 소정의 액세스동작을 수행하는 칩과, 상기 칩의 출력을 버퍼링하는 제1출력패드셀을 구비하며 메모리장치의 액세스시간을 측정하기 위한 지연시간 감지회로에 있어서, 상기 입력패드셀을 통과하는 클럭신호 CLKI에 응답하여 이를 차별적으로 지연하여 출력하는 복수개의 지연수단들과, 소정의 데이타를 저장하고 상기 지연수단들의 출력에 응답하여 소정의 시차를 갖는 출력신호를 출력하는 복수개의 래치수단들과, 상기 복수개의 래치수단들의 출력을 멀티플렉싱하고 소정의 제어신호를 응답하여 소정시간후 특정상태의 출력신호를 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력신호를 버퍼링하는 제2출력패드셀을 구비함을 특징으로 하는 지연시간 감지회로.
  2. 제1항에 있어서, 상기 래치수단들이 플립플롭으로 이루어짐을 특징으로 하는 지연시간 감지회로.
  3. 제1항에 있어서, 특정상태가 "1"의 논리레벨과 "0"의 논리레벨 사이의 상태를 지님을 특징으로 하는 지연시간 감지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950024427A 1995-08-08 1995-08-08 칩의 지연시간을 측정하기 위한 감지회로 KR0163554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024427A KR0163554B1 (ko) 1995-08-08 1995-08-08 칩의 지연시간을 측정하기 위한 감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024427A KR0163554B1 (ko) 1995-08-08 1995-08-08 칩의 지연시간을 측정하기 위한 감지회로

Publications (2)

Publication Number Publication Date
KR970012151A true KR970012151A (ko) 1997-03-29
KR0163554B1 KR0163554B1 (ko) 1998-12-15

Family

ID=19423081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024427A KR0163554B1 (ko) 1995-08-08 1995-08-08 칩의 지연시간을 측정하기 위한 감지회로

Country Status (1)

Country Link
KR (1) KR0163554B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139188B1 (ko) * 2004-12-30 2012-04-26 콸콤 인코포레이티드 Ｓｏｃ 상호 접속에 있어서 전송 지연을 감소시키는 방법및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132460A1 (ko) 2017-12-27 2019-07-04 주식회사 엘지화학 리튬 메탈 이차전지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139188B1 (ko) * 2004-12-30 2012-04-26 콸콤 인코포레이티드 Ｓｏｃ 상호 접속에 있어서 전송 지연을 감소시키는 방법및 장치

Also Published As

Publication number Publication date
KR0163554B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
KR950033856A (ko) 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템
KR900016870A (ko) 어드레스 생성장치
KR970018600A (ko) 반도체 기억장치
KR900019050A (ko) 반도체 집적회로 장치
JPH0815380A (ja) 半導体集積回路装置
KR970012151A (ko) 칩의 지연시간을 측정하기 위한 감지회로
KR950012245A (ko) 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
KR920018487A (ko) 연속성 측정특성을 가진 기구
KR960025011A (ko) 메모리장치의 데이타 입출력 감지회로
JP2000338197A (ja) 半導体回路をテストするための装置、半導体回路及びシステム
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
KR850001575A (ko) 다이나믹 mos 메모리의 리프레쉬 논리를 시험 및 확인 하는 장치
KR20000076317A (ko) 메모리 및 테스트 회로를 갖는 집적 회로
KR850007713A (ko) 반도체 기억장치
KR950704787A (ko) 메모리 어레이의 출력에 정확한 온과 오프 시간을 제공하기 위한 방법 및 장치(method and apparatus for providing accurate t(on) and t(off) times for the output of a memory array)
JPS5814989B2 (ja) ロジック素子あるいはロジック回路の動作速度試験回路
KR100290295B1 (ko) 메모리빌트인셀프테스트의에러검출방법및회로
KR970051246A (ko) 비트라인 센스 앰프 인에이블 신호 제어회로
KR920000069A (ko) 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic
KR200238130Y1 (ko) 마이크로 콘트롤러
KR970051236A (ko) 반도체 메모리 장치의 사이클타임 측정장치
KR100206906B1 (ko) 타이머/카운터 회로
KR960034995A (ko) 복수 개소의 가변온도 자동측정 기록장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee