JPS58127244A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS58127244A JPS58127244A JP57010481A JP1048182A JPS58127244A JP S58127244 A JPS58127244 A JP S58127244A JP 57010481 A JP57010481 A JP 57010481A JP 1048182 A JP1048182 A JP 1048182A JP S58127244 A JPS58127244 A JP S58127244A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- test
- data selection
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は一１ｌＩｉｌ！回路において自己試験が可能
なようにしようとするものである。
なようにしようとするものである。
従来の論ａｔ［Ｉ２Ｉｍｕ内部に自己試験機能を４九ず
、試験はプライミリ−・インプットにテストデータを印
加し、プライマリ−〇アウトプットで正解値を比較して
行われていた。しかしながら、仁の方法では゛テストデ
ータ及びその正解値を外部で作成してやυ、かつ特定の
試験機を使わなければならないという欠点を有し、コス
トの面で大きな間龜を持っていた。
、試験はプライミリ−・インプットにテストデータを印
加し、プライマリ−〇アウトプットで正解値を比較して
行われていた。しかしながら、仁の方法では゛テストデ
ータ及びその正解値を外部で作成してやυ、かつ特定の
試験機を使わなければならないという欠点を有し、コス
トの面で大きな間龜を持っていた。
この発明の目的は従来の論理回路が外部試験機を使用し
て試験しなければならないという欠点を除去し、それ自
体で自己試験が可能な論理回路を提供することにある。
て試験しなければならないという欠点を除去し、それ自
体で自己試験が可能な論理回路を提供することにある。
この発明によれば通常動作モード時には入力線からのデ
ータをデータ選択回路で選択して論Ｉｌ囲路へ供給し、
テストモード時Ｋｉｔパターン発生回路を動作させ、そ
の発生パターンを上記データ選択回路で選択して上記論
理回路へ供給し、かつ上記発生パターンをアドレスとし
て配憶回路を続出し、その記憶回路から上記発生パター
ンを上記論理回路に入力した時の正解値を得、この正解
値と上記論理回路の出力とを不一致検出回路で比較して
上記−ｍ回路をテストする。これら論理回路、データ選
択回路、パターン発生回路、記憶回路、不一致検出回路
は一体に一つの論理回路として構成される。
ータをデータ選択回路で選択して論Ｉｌ囲路へ供給し、
テストモード時Ｋｉｔパターン発生回路を動作させ、そ
の発生パターンを上記データ選択回路で選択して上記論
理回路へ供給し、かつ上記発生パターンをアドレスとし
て配憶回路を続出し、その記憶回路から上記発生パター
ンを上記論理回路に入力した時の正解値を得、この正解
値と上記論理回路の出力とを不一致検出回路で比較して
上記−ｍ回路をテストする。これら論理回路、データ選
択回路、パターン発生回路、記憶回路、不一致検出回路
は一体に一つの論理回路として構成される。
次にこの発明を図面を参照して詳細に説明する。
第１図はこの発明の実施例を示し、１００Ｆｉ全体Ｏ論
ｍ回路、２００ａ所定の機能をもつ論ｍＷＡ路、３００
は入力データ信号＠！７００と、パターン信号１１７０
１とのデータを選択して論理回路２００へ供給するデー
タ選択回路、４００＃ｉ疑似ツンダムパタ一ン発生回路
（例えば＠Ｂｕｉｌｔ Ｉｎ ＬｏｇｉｃＢｌｅ＠ｋ
Ｏｂｓ＠ｒｖａｔｉｏｎ Ｔ＠ａｈｎｌｑｕ＠ｓ ’
Ｂ＠ｒｍｄ Ｋ１ｎ＊ｍ−ａｍｎ 、 Ｊｏａａｈｌｍ
Ｍｕｅｈａ 、 ａｎｄ Ｇｕｎｔｈ＠ｒ Ｚｕｌ＠
ｈｏｆｆ。
ｍ回路、２００ａ所定の機能をもつ論ｍＷＡ路、３００
は入力データ信号＠！７００と、パターン信号１１７０
１とのデータを選択して論理回路２００へ供給するデー
タ選択回路、４００＃ｉ疑似ツンダムパタ一ン発生回路
（例えば＠Ｂｕｉｌｔ Ｉｎ ＬｏｇｉｃＢｌｅ＠ｋ
Ｏｂｓ＠ｒｖａｔｉｏｎ Ｔ＠ａｈｎｌｑｕ＠ｓ ’
Ｂ＠ｒｍｄ Ｋ１ｎ＊ｍ−ａｍｎ 、 Ｊｏａａｈｌｍ
Ｍｕｅｈａ 、 ａｎｄ Ｇｕｎｔｈ＠ｒ Ｚｕｌ＠
ｈｏｆｆ。
１Ｇ７９ ＩＩＥＥ Ｔ＠ｓｔ Ｃｏｎｆ＠ｒ＠ｎｅ＠
ＰＰ＊３７〜４１＊で提案されているような疑似ランダ
ムパターン発生囲路）、５００は耽出し専用記憶回路（
例えば８０Ｍ−リード・オンリー・メモリーでパターン
発生回路４００の疑似ランダムパターンを論ｍａ路２０
０に入力し走時のその論理回路２００の正解値が格納さ
れている。）、６００は論理回路２Ｇ（１の出力と記憶
回路６０００出力との不一致を検出する不−ｉｋ検出回
路（試験時不一致なら１１＃、一致なら＠Ｏｍを出力す
る。）、７００は入力データ信号線群、７０１ａテスト
時に一環回路２００へのテストデータ供給線群かつ記憶
回路５００のアドレス酬群（論理（ロ）路２００のデー
タ幅と記憶回路５００のアドレス線幅とは同一とする。
ＰＰ＊３７〜４１＊で提案されているような疑似ランダ
ムパターン発生囲路）、５００は耽出し専用記憶回路（
例えば８０Ｍ−リード・オンリー・メモリーでパターン
発生回路４００の疑似ランダムパターンを論ｍａ路２０
０に入力し走時のその論理回路２００の正解値が格納さ
れている。）、６００は論理回路２Ｇ（１の出力と記憶
回路６０００出力との不一致を検出する不−ｉｋ検出回
路（試験時不一致なら１１＃、一致なら＠Ｏｍを出力す
る。）、７００は入力データ信号線群、７０１ａテスト
時に一環回路２００へのテストデータ供給線群かつ記憶
回路５００のアドレス酬群（論理（ロ）路２００のデー
タ幅と記憶回路５００のアドレス線幅とは同一とする。
）、７０２は論理回路２００の出力ｍ群、７０３社テス
ト時の正解値供給線群、７０４はり冒ツク信号巌（記憶
回路５００の読み出し信号に共用される。）、７０５ａ
テストモ一ド信号ｍ＜通常毫−ド＝＠Ｏｍ１試験モード
早１１１）、７０６は不一致検出回路６００の比較結果
出力信号ｍ１（−款時鑓“０”、不一致時ｍ”１つであ
る。
ト時の正解値供給線群、７０４はり冒ツク信号巌（記憶
回路５００の読み出し信号に共用される。）、７０５ａ
テストモ一ド信号ｍ＜通常毫−ド＝＠Ｏｍ１試験モード
早１１１）、７０６は不一致検出回路６００の比較結果
出力信号ｍ１（−款時鑓“０”、不一致時ｍ”１つであ
る。
第２図は第１図中のデータ選択回路３００の一構成例で
ある。信号１ＩＩ７０５が＠０１の場合はＡＮＤ（ロ）
路３００ ａＫよ〕信号９７００のデータが適訳畜れて
ＯＲ回路３００Ｃを通じて出力され、信号１１７０５が
′″１ ’Ｏ場合はＡＮＤ回路３００ｂＫよ〉信号１ｍ
７０１のデータが選択されてＯＲ回路３００・を通じて
出力される。
ある。信号１ＩＩ７０５が＠０１の場合はＡＮＤ（ロ）
路３００ ａＫよ〕信号９７００のデータが適訳畜れて
ＯＲ回路３００Ｃを通じて出力され、信号１１７０５が
′″１ ’Ｏ場合はＡＮＤ回路３００ｂＫよ〉信号１ｍ
７０１のデータが選択されてＯＲ回路３００・を通じて
出力される。
次にこの発明の詳細な説明する。
まず、通常モードの時はテストモード信号線７０８に＠
Ｏ’が印加され、データ選択回路３００では入力データ
信号ＩＩａ７００のデータを選択して論理回路２００へ
入力する。この時、パターン発生回路４００はρ期化状
態、記憶回路５００は動作不能の状態にある。
Ｏ’が印加され、データ選択回路３００では入力データ
信号ＩＩａ７００のデータを選択して論理回路２００へ
入力する。この時、パターン発生回路４００はρ期化状
態、記憶回路５００は動作不能の状態にある。
次に試験モードの場合を考えてみる。この時はまずＴ８
Ｔ（テストモード信号線、）に′″１ｍが印加され、パ
ターン発生回路４００と記憶回路５０Ｇが動作準備状態
となる。ζ−でクロック信号１１７０４にり四ツクが印
加されるとパターン発生回路４０Ｇはあるパターンを発
生し、データ選択回路３００で１１信号線７０１のデー
タを選択しており、パターン発生回路４００の出カバタ
ーンが一環回路２００へ供給される。一方、仁の出カバ
ターンは記憶回路５００へのアドレス信号に４なってい
るので記憶回路５００は信号８７０１のパ、ターンで示
されるアドレスの聞憶内容を貌＋出す。とζろが前述し
たように記憶回路５．００のこのアドレスにはそのパタ
ーンを論！１回路２００に与え走時の正解値が格納され
ているので不一致検出回路６００にはパターン発生回路
４００のテストデータに対する正解値が供給される。出
力信号線７０２にはパターン発生回路４００で発生し九
データに対するｍ１１回路２００での論ｍｉ！！後の信
号が出力されているので不一致検出回路６００で双方の
信号値、を比較することＫよル試験が実行される。
Ｔ（テストモード信号線、）に′″１ｍが印加され、パ
ターン発生回路４００と記憶回路５０Ｇが動作準備状態
となる。ζ−でクロック信号１１７０４にり四ツクが印
加されるとパターン発生回路４０Ｇはあるパターンを発
生し、データ選択回路３００で１１信号線７０１のデー
タを選択しており、パターン発生回路４００の出カバタ
ーンが一環回路２００へ供給される。一方、仁の出カバ
ターンは記憶回路５００へのアドレス信号に４なってい
るので記憶回路５００は信号８７０１のパ、ターンで示
されるアドレスの聞憶内容を貌＋出す。とζろが前述し
たように記憶回路５．００のこのアドレスにはそのパタ
ーンを論！１回路２００に与え走時の正解値が格納され
ているので不一致検出回路６００にはパターン発生回路
４００のテストデータに対する正解値が供給される。出
力信号線７０２にはパターン発生回路４００で発生し九
データに対するｍ１１回路２００での論ｍｉ！！後の信
号が出力されているので不一致検出回路６００で双方の
信号値、を比較することＫよル試験が実行される。
以上のむとを費約すれば次のようである。
１）Ｔ８Ｔ−＠０”・・・通常モード（パターン発生回
路４０Ｇの初期化） ２）Ｔ８Ｔ−”１’・・・パターン発生回路４００、記
憶回路ＳＯＯ準備状態 全アドレス分り四ツクの印加・・・試験実行（信号［７
０６（Ｄ観測） （−増目ＩＮ！２００の値と正解値の比較＝試験）なお
パターン発生回路４００としては論理回路２００をテス
トすることができるパターンを順次発生すればよく疑似
ランダムパターンに＠られない。
路４０Ｇの初期化） ２）Ｔ８Ｔ−”１’・・・パターン発生回路４００、記
憶回路ＳＯＯ準備状態 全アドレス分り四ツクの印加・・・試験実行（信号［７
０６（Ｄ観測） （−増目ＩＮ！２００の値と正解値の比較＝試験）なお
パターン発生回路４００としては論理回路２００をテス
トすることができるパターンを順次発生すればよく疑似
ランダムパターンに＠られない。
この発明は以上説明したように、データ選択回路と、パ
ターン発生回路と、読出し専用記憶回路と、不一致検出
回路と、テストモード信号線、テスト時の状態信号線と
を構成することによシ、論理回路を自己試験できるとい
う効果がある。
ターン発生回路と、読出し専用記憶回路と、不一致検出
回路と、テストモード信号線、テスト時の状態信号線と
を構成することによシ、論理回路を自己試験できるとい
う効果がある。
第１図はとのヌ明の実施例を示すプｉツク図、第２図は
第１図中のデータ選択回路３００の一構成例を示すブロ
ック図である。 １００：全体の論理回路図、２００：所定の論理回路、
３００：データ選択回路、４００：疑似２ンメムパタ一
ン発生回路、５００：読出し専用記憶回路、６００：不
一致検出回路、７００．７ｏｘ、ｙｏｚ、ｙｏａ：各種
信号線群、７０４．７０５．７０６：各種信号線。 ｅ軒出願人 日本電気株式金社 代理人 単針 卓
第１図中のデータ選択回路３００の一構成例を示すブロ
ック図である。 １００：全体の論理回路図、２００：所定の論理回路、
３００：データ選択回路、４００：疑似２ンメムパタ一
ン発生回路、５００：読出し専用記憶回路、６００：不
一致検出回路、７００．７ｏｘ、ｙｏｚ、ｙｏａ：各種
信号線群、７０４．７０５．７０６：各種信号線。 ｅ軒出願人 日本電気株式金社 代理人 単針 卓
Claims (1)
- （１） 論理回路と、その論理回路に対する試験パタ
二ンを発生するパターン発生回路と、そのパターン発生
回路よ〕のパターンと入力データ線のデータとの一方を
選択して上記論理回路へ供給するデータ選択′回路と、
上記パターンをアドレスとして読出され、かつそのパタ
ーンと対応し九正解値が記憶され九記憶回路と、その記
憶回路よｐ読出され九正解値と上記論理回路の出力とを
比較する不−欽検出回“路と、通常そ一ドで上記データ
選択回路を入力データ選択状態とし、上記パターン発生
回路及び記憶回路の動作を停止状態とし、試験モードで
上記データ選択回路をパターン選択状態とし、上記バタ
ー゛ン発生回路よりパターンを発生し、かつ上記記憶回
路を読出し状態にするテストモード慣号−とを具備する
論珊圓゛路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010481A JPS58127244A (ja) | 1982-01-25 | 1982-01-25 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010481A JPS58127244A (ja) | 1982-01-25 | 1982-01-25 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127244A true JPS58127244A (ja) | 1983-07-29 |
Family
ID=11751349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010481A Pending JPS58127244A (ja) | 1982-01-25 | 1982-01-25 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127244A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754215A (en) * | 1985-11-06 | 1988-06-28 | Nec Corporation | Self-diagnosable integrated circuit device capable of testing sequential circuit elements |
| JPH02210549A (ja) * | 1989-02-09 | 1990-08-21 | Nec Corp | Ｌｓｉ自己診断回路 |
| JPH074435U (ja) * | 1993-06-25 | 1995-01-24 | 有限会社旭産業 | 麺搬送設備 |
-
1982
- 1982-01-25 JP JP57010481A patent/JPS58127244A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4754215A (en) * | 1985-11-06 | 1988-06-28 | Nec Corporation | Self-diagnosable integrated circuit device capable of testing sequential circuit elements |
| JPH02210549A (ja) * | 1989-02-09 | 1990-08-21 | Nec Corp | Ｌｓｉ自己診断回路 |
| JPH074435U (ja) * | 1993-06-25 | 1995-01-24 | 有限会社旭産業 | 麺搬送設備 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903266A (en) | Memory self-test | |
| US5173906A (en) | Built-in self test for integrated circuits | |
| JP3298653B2 (ja) | ピンスライスアーキテクチャを使用した自動テスト装置システム | |
| KR970004074B1 (ko) | 메모리 장치 및 이를 포함한 집적 회로 | |
| JP2636839B2 (ja) | デジタル集積回路 | |
| JP3216449B2 (ja) | 半導体メモリの故障自己診断装置 | |
| JP2835619B2 (ja) | 集積回路モジュール | |
| US5101409A (en) | Checkboard memory self-test | |
| JPH05241882A (ja) | 組込み自己試験用回路および自己試験を実行する方法 | |
| JPS5994086A (ja) | 論理回路試験装置 | |
| RU2260813C2 (ru) | Проверка схемы на асинхронный сброс | |
| JPH09128998A (ja) | テスト回路 | |
| JPS58127244A (ja) | 論理回路 | |
| JP3022659B2 (ja) | Ｌｓｉテスト装置 | |
| JPH03138742A (ja) | メモリシステム | |
| JPH0196898A (ja) | 自己診断機能付き半導体記憶装置 | |
| JP3791757B2 (ja) | 診断機能を備えた半導体集積回路 | |
| TWI760673B (zh) | 電子裝置 | |
| JPH0238879A (ja) | 論理回路 | |
| JPS58127243A (ja) | 論理回路 | |
| JPS5851357B2 (ja) | ワ−ド編成形コンテスト・アドレサブル・メモリ | |
| JPH04171558A (ja) | 記憶装置 | |
| JPH11176194A (ja) | 半導体試験装置 | |
| JP2744266B2 (ja) | 半導体メモリ | |
| JPH0449450A (ja) | メモリテスト方式 |