JPS6381505A - シ−ケンサシユミレ−タ - Google Patents
シ−ケンサシユミレ−タInfo
- Publication number
- JPS6381505A JPS6381505A JP61226954A JP22695486A JPS6381505A JP S6381505 A JPS6381505 A JP S6381505A JP 61226954 A JP61226954 A JP 61226954A JP 22695486 A JP22695486 A JP 22695486A JP S6381505 A JPS6381505 A JP S6381505A
- Authority
- JP
- Japan
- Prior art keywords
- sequence control
- program
- control program
- sequencer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 5
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000013461 design Methods 0.000 abstract description 7
- 238000011161 development Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、複数の負荷をシーケンス制御プログラムおよ
び条件データに基いてシーケンス制御するシーケンサの
制御動作をチェックするためのシーケンサシュミレータ
に関するものである。
び条件データに基いてシーケンス制御するシーケンサの
制御動作をチェックするためのシーケンサシュミレータ
に関するものである。
［背景技術１
従来、複数の負荷をシーケンスｕ制御プログラムおよび
条件データに基いてシーケンス制御するシーケンサの制
御動作をチェックする場合において、制御プログラムの
設計、デバッグを事務所などで行い、これをシーケンサ
’ｆｆ語により記述し、その内容をシーケンス制御プロ
グラムとしてシーケンサのＣＰＵユニットのプログラム
メモリに書込むようになっており、このシーケンス制御
プログラムが古き込まれたシーケンサを現場の制御盤に
組み込んで入力配線および出力配線を行った後、実際に
負荷を動作させて正常なシーケンス制御が行なわれるか
どうかをチェ？りしながら、シーケンス制御プログラム
の修正を行うようになっていた。
条件データに基いてシーケンス制御するシーケンサの制
御動作をチェックする場合において、制御プログラムの
設計、デバッグを事務所などで行い、これをシーケンサ
’ｆｆ語により記述し、その内容をシーケンス制御プロ
グラムとしてシーケンサのＣＰＵユニットのプログラム
メモリに書込むようになっており、このシーケンス制御
プログラムが古き込まれたシーケンサを現場の制御盤に
組み込んで入力配線および出力配線を行った後、実際に
負荷を動作させて正常なシーケンス制御が行なわれるか
どうかをチェ？りしながら、シーケンス制御プログラム
の修正を行うようになっていた。
しかしながら、このような従来のシュミレーション方法
にあっては、シーケンス制御動作のチェックおよびシー
ケンス制御プログラムの修正作業が面倒になるという問
題があった。また、シーケンス制御される複数の負荷を
Ｊ４何した被制御設備が総てできあがってから上記シュ
ミレーションを行うことになるので、機械系の設計およ
び製作と、シーケンス制御プログラムの設計および作成
を同時に行えず、作業効率が悪くなって新しい被制御設
備に対応するシーケンサの開発に時間がかかるという問
題があった。
にあっては、シーケンス制御動作のチェックおよびシー
ケンス制御プログラムの修正作業が面倒になるという問
題があった。また、シーケンス制御される複数の負荷を
Ｊ４何した被制御設備が総てできあがってから上記シュ
ミレーションを行うことになるので、機械系の設計およ
び製作と、シーケンス制御プログラムの設計および作成
を同時に行えず、作業効率が悪くなって新しい被制御設
備に対応するシーケンサの開発に時間がかかるという問
題があった。
［９明の目的１
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、被制御設備ができあがっていないう
ちにシーケンス制御プログラムの作成および４１正を容
易に行うことができ、新しい被制御設備に対応するシー
ケンサの開発期間を短縮で慇るシーケンサシュミレータ
を提供することにある。
的とするところは、被制御設備ができあがっていないう
ちにシーケンス制御プログラムの作成および４１正を容
易に行うことができ、新しい被制御設備に対応するシー
ケンサの開発期間を短縮で慇るシーケンサシュミレータ
を提供することにある。
［発明の開示］
ＣｖＩｒ＆＞
ｔＩｒＪ１図は本発明一実施例を示すもので、シーケン
サシュミレータＡは、シーケンス制御プログラムが記ｍ
されメモリ保持回路１ａによるメモリバックアップ機能
を有するプログラムメモリ１およびＣＰＵよりなる演算
処理部２を具備したＣＰＵユニット３が着脱自在に装着
される接続コネクタ４と、条件データを入力するスイッ
チ群５と、シーケンス制御出力を表示する表示器群６と
、接続コネクタ４とスイッチ群５および表示器群６との
間に挿入されるＩ１０制御部７と、電源ｌ￥ｉＳ８とで
枯成されており、プログラムメモリ１に記憶されるシー
ケンス制御プログラムはコネクタ接続によって演算処理
部２に着脱自在に接続されるプログラムｖｃｆ？ｆｆ１
９によって作成あるいは修正変更が行なわれるようにな
っている。なお、第２図はシーケンサ１２を示すもので
、着脱自在なＣＰＵユニット３と、Ｉ１０ユニット１３
とで形成されており、Ｉ１０ユニット１３は、Ｉ１０制
御部７と同等の１１０制御部７ａと、Ｉ１０回路１４と
、電源部８と同等の電源部８ａとで形成されでおり、工
１０制御１部７ａにて制御されるＩ１０回路１４を介し
て条件データが入力されるとともに負荷制御データが出
力されるようになっている。また、接続コネクタ４ａも
接続コネクタ４と同一規格のものが用いられ、演算処理
部２とＩ１０制御部７，７ａとの間の入出力信号レベル
も同一になっていることは言うまでもない。
サシュミレータＡは、シーケンス制御プログラムが記ｍ
されメモリ保持回路１ａによるメモリバックアップ機能
を有するプログラムメモリ１およびＣＰＵよりなる演算
処理部２を具備したＣＰＵユニット３が着脱自在に装着
される接続コネクタ４と、条件データを入力するスイッ
チ群５と、シーケンス制御出力を表示する表示器群６と
、接続コネクタ４とスイッチ群５および表示器群６との
間に挿入されるＩ１０制御部７と、電源ｌ￥ｉＳ８とで
枯成されており、プログラムメモリ１に記憶されるシー
ケンス制御プログラムはコネクタ接続によって演算処理
部２に着脱自在に接続されるプログラムｖｃｆ？ｆｆ１
９によって作成あるいは修正変更が行なわれるようにな
っている。なお、第２図はシーケンサ１２を示すもので
、着脱自在なＣＰＵユニット３と、Ｉ１０ユニット１３
とで形成されており、Ｉ１０ユニット１３は、Ｉ１０制
御部７と同等の１１０制御部７ａと、Ｉ１０回路１４と
、電源部８と同等の電源部８ａとで形成されでおり、工
１０制御１部７ａにて制御されるＩ１０回路１４を介し
て条件データが入力されるとともに負荷制御データが出
力されるようになっている。また、接続コネクタ４ａも
接続コネクタ４と同一規格のものが用いられ、演算処理
部２とＩ１０制御部７，７ａとの間の入出力信号レベル
も同一になっていることは言うまでもない。
以下、実施例の動作について説明する。＄３図はシーケ
ンサ１２の設計開発作業の流れを示す図であり、いま、
シーケンサの設計者は、机上でプログラム装置９によっ
てシーケンス制御プログラムの設計を行った後、そのシ
ーケンス制御プログラムをＣＰＵユニット３のプログラ
ムメモリ１に書き込む。次に、このシーケンス制御プロ
グラムが設定されたＣＰＵユニット３をシーケンサシュ
ミレータ八に装着し、スイッチ群５から実際の動作時に
入力される条件データを入力しながら、表示器群６に表
示されるシーケンス制御出力をチェックする。この場合
、実施例にあっては、スイッチ群５を利用してシーケン
ス制御プログラムのデバッグも打えるようになっている
。また、シーケンス制御プログラムを変更する必要が生
じた場合には、プログラム装置９を用いてプログラムの
変更を行う、このようにして所望のシーケンス動作が行
えることが確認されたＣＰＵユニット３は、Ｉ１０ユニ
ット１３を具備したシーケンサ１２に装着され、機械系
を含めた調整が行なわれる。一方、机上で行なわれるシ
ーケンス制御プログラムの設計、シーケンス動作の確認
、デバッグおよびプログラムの変更作業と並行して、工
場において機械系の設計、製作、調整変更、修正などの
作又が行なわれており、被制御設備ができあがった時７
αで、正常なシーケンス動作が行なわれることが確認さ
れた制御系（シーケンサ１２）がすでにできあがってい
ることになり、すぐに機械系、制御系を含めた若干の調
整をイテっで短期間で被制御設備を稼動させることがで
き、新しい被制御設備に対応するシーケンサ１２の開発
期間を大１唱に短縮できることになる。
ンサ１２の設計開発作業の流れを示す図であり、いま、
シーケンサの設計者は、机上でプログラム装置９によっ
てシーケンス制御プログラムの設計を行った後、そのシ
ーケンス制御プログラムをＣＰＵユニット３のプログラ
ムメモリ１に書き込む。次に、このシーケンス制御プロ
グラムが設定されたＣＰＵユニット３をシーケンサシュ
ミレータ八に装着し、スイッチ群５から実際の動作時に
入力される条件データを入力しながら、表示器群６に表
示されるシーケンス制御出力をチェックする。この場合
、実施例にあっては、スイッチ群５を利用してシーケン
ス制御プログラムのデバッグも打えるようになっている
。また、シーケンス制御プログラムを変更する必要が生
じた場合には、プログラム装置９を用いてプログラムの
変更を行う、このようにして所望のシーケンス動作が行
えることが確認されたＣＰＵユニット３は、Ｉ１０ユニ
ット１３を具備したシーケンサ１２に装着され、機械系
を含めた調整が行なわれる。一方、机上で行なわれるシ
ーケンス制御プログラムの設計、シーケンス動作の確認
、デバッグおよびプログラムの変更作業と並行して、工
場において機械系の設計、製作、調整変更、修正などの
作又が行なわれており、被制御設備ができあがった時７
αで、正常なシーケンス動作が行なわれることが確認さ
れた制御系（シーケンサ１２）がすでにできあがってい
ることになり、すぐに機械系、制御系を含めた若干の調
整をイテっで短期間で被制御設備を稼動させることがで
き、新しい被制御設備に対応するシーケンサ１２の開発
期間を大１唱に短縮できることになる。
［発明の効果］
本発明は上述のように、シーケンス制御プログラムが記
憶されメモリバックアップ機能を有するプログラムメモ
リおよび演算処Ｆ！！部を具備したＣＰＵユニットが着
脱自在に装着される接続コネクタと、条件データを入力
するスイッチ群と、シーケンス制御出力を表示する表示
器群と、接続手段とスイッチ群および表示器群との間に
挿入されるＩ ／ ＯｆｙｌＪ ８１１部とで構成され
ており、シーケンス動作のチェックを机上で容易に行う
ことができるので、被制御設備ができあがっていないう
ちにシーケンス制御プログラムの作成および修正を容易
に行うことができ、新しい被制御設備に対応するシーケ
ンサの開発期間を短縮できるという効果がある。
憶されメモリバックアップ機能を有するプログラムメモ
リおよび演算処Ｆ！！部を具備したＣＰＵユニットが着
脱自在に装着される接続コネクタと、条件データを入力
するスイッチ群と、シーケンス制御出力を表示する表示
器群と、接続手段とスイッチ群および表示器群との間に
挿入されるＩ ／ ＯｆｙｌＪ ８１１部とで構成され
ており、シーケンス動作のチェックを机上で容易に行う
ことができるので、被制御設備ができあがっていないう
ちにシーケンス制御プログラムの作成および修正を容易
に行うことができ、新しい被制御設備に対応するシーケ
ンサの開発期間を短縮できるという効果がある。
第１図は本発明一実施例のブロック回路図、第２図は本
発明に係るシーケンサのブロック回路図、第３図はシー
ケンサの設計開発の流れを示す７０−図である。 Ａ１土シーケンサンェミレータ、１はプログラムメモリ
、２は演算処理部、３はＣＰＵユニット、４は接続コネ
クタ、５はスイッチ群、６は表示器群、７はＩ ／ Ｏ
ｉ制御部である。 代理人 弁理士 百 １）艮 七 第２図
発明に係るシーケンサのブロック回路図、第３図はシー
ケンサの設計開発の流れを示す７０−図である。 Ａ１土シーケンサンェミレータ、１はプログラムメモリ
、２は演算処理部、３はＣＰＵユニット、４は接続コネ
クタ、５はスイッチ群、６は表示器群、７はＩ ／ Ｏ
ｉ制御部である。 代理人 弁理士 百 １）艮 七 第２図
Claims (1)
- （１）シーケンス制御プログラムが記憶されメモリバッ
クアップ機能を有するプログラムメモリおよび演算処理
部を具備したＣＰＵユニットが着脱自在に装着される後
続コネクタと、条件データを入力するスイッチ群と、シ
ーケンス制御出力を表示する表示器群と、接続手段とス
イッチ群および表示器群との間に挿入されるＩ／Ｏ制御
部とより成るシーケンサシュミレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226954A JPS6381505A (ja) | 1986-09-25 | 1986-09-25 | シ−ケンサシユミレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226954A JPS6381505A (ja) | 1986-09-25 | 1986-09-25 | シ−ケンサシユミレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381505A true JPS6381505A (ja) | 1988-04-12 |
Family
ID=16853218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226954A Pending JPS6381505A (ja) | 1986-09-25 | 1986-09-25 | シ−ケンサシユミレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381505A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215105A (ja) * | 1990-12-14 | 1992-08-05 | Mitsubishi Electric Corp | シーケンスプログラムシミュレータ |
| JP2007265238A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | シミュレーション装置及びシミュレーション方法 |
-
1986
- 1986-09-25 JP JP61226954A patent/JPS6381505A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215105A (ja) * | 1990-12-14 | 1992-08-05 | Mitsubishi Electric Corp | シーケンスプログラムシミュレータ |
| JP2007265238A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | シミュレーション装置及びシミュレーション方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6381505A (ja) | シ−ケンサシユミレ−タ | |
| EP0362392A1 (en) | Pc simulation system | |
| JP2861962B2 (ja) | コンピュータプログラムのシミュレーション装置および方法 | |
| JP4910710B2 (ja) | プログラム作成装置 | |
| JPH11219209A (ja) | 汎用ｐｌｃのオフラインシミュレーション装置 | |
| JPS63157072A (ja) | 論理回路シミユレ−シヨン装置 | |
| JP2615222B2 (ja) | 分散形ディジタル制御システムのオペレータズコンソール | |
| JPS62262107A (ja) | エミユレ−タ用ｐｉｏシミユレ−タ装置 | |
| JPH0352038A (ja) | デバッグ装置 | |
| JPS63180142A (ja) | デバツグ装置 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JPH1078817A (ja) | プログラマブル表示装置 | |
| JPS6043772A (ja) | 並列冗長式コンピユ−タシステムにおけるシミユレ−シヨン方式 | |
| JPH04369044A (ja) | コンピュータ用テスト装置 | |
| JPH03242736A (ja) | 異常処理方式 | |
| JPS59151206A (ja) | 模擬プロセス入出力試験装置 | |
| JPH0749797A (ja) | プログラム作成装置 | |
| JPS63241602A (ja) | シ−ケンス制御装置 | |
| JPS63317840A (ja) | プログラムデバック方式 | |
| JPH11143613A (ja) | アプリケーション構成自動設定システム | |
| JPS61184647A (ja) | コマンド処理装置 | |
| JPH02121001A (ja) | 連続フィードバック制御用コンピュータ装置 | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JPH01131906A (ja) | プログラム検証方式 | |
| JPH03177939A (ja) | プログラマブルインサーキットエミュレータ |