JPH0854907A - 検証支援システム - Google Patents

検証支援システム

Info

Publication number
JPH0854907A
JPH0854907A JP6190344A JP19034494A JPH0854907A JP H0854907 A JPH0854907 A JP H0854907A JP 6190344 A JP6190344 A JP 6190344A JP 19034494 A JP19034494 A JP 19034494A JP H0854907 A JPH0854907 A JP H0854907A
Authority
JP
Japan
Prior art keywords
plc
sequence
program
model
sequence program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6190344A
Other languages
English (en)
Other versions
JP3018912B2 (ja
Inventor
Naoki Sano
直樹 佐野
Youko Takihana
容子 滝鼻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP6190344A priority Critical patent/JP3018912B2/ja
Priority to TW084103415A priority patent/TW421761B/zh
Priority to US08/420,261 priority patent/US5758123A/en
Publication of JPH0854907A publication Critical patent/JPH0854907A/ja
Priority to US08/948,992 priority patent/US5991533A/en
Application granted granted Critical
Publication of JP3018912B2 publication Critical patent/JP3018912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 シーケンスプログラムの修正と変更を効率良
く行うことができ、しかもハードウェアによる制御とソ
フトウェアによる制御の役割分担を定量的に見積もるこ
とができる検証支援システムを実現する。 【構成】 汎用シミュレータは、検証開始時に、ディス
クから実行モデル、制御対象モデル、PLCシーケンス
プログラム用ファイル及びテストプログラム用ファイル
を入力ファイルとして取り込む。そして、実行モデル、
制御対象モデル及びPLCシーケンスプログラム用ファ
イルから構成された仮想的なシーケンス制御システムを
テストプログラムにより検証するシミュレーションを実
行する。シミュレーションの結果はCRT表示装置の所
定の表示領域に表示される。この表示領域上でデバック
が行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プログラマブル・ロジ
ック・コントローラ(以下、PLCとする)が実行する
シーケンスプログラムの検証を汎用のエンジニアリング
・ワークステーション(以下、EWSとする)上で実行
する検証支援システムに関するものである。
【0002】
【従来の技術】PLCはシーケンス制御システムに用い
られる代表的なコントローラの1つである。図17はシ
ーケンス制御システムの基本的構成を示した図である。
図17で、1は入力部、2は演算制御部、3は出力部、
4は操作表示部である。入力部1は、外部からの情報を
取り込む。外部からの情報としては、リミットスイッ
チ、押釦スイッチ、リレー接点を介して与えられる情報
や、アナログ入力等がある。演算制御部2は、シーケン
スプログラムと情報を記憶するメモリ部21と、シーケ
ンスプログラムを実行するCPU部22とからなる。出
力部3は、演算結果を外部へ出力する。出力された演算
結果は、モータ、ランプ、ソレノイドに与えられたり、
アナログ出力となったりする。操作表示部4は、演算制
御部2へのシーケンスプログラムの入力等を行う。
【0003】近年、PLCに本来のシーケンス制御処理
に加え、プロセス制御処理、情報処理、データ処理等も
要求されつつある。これに従って、PLCは大規模化か
つ複雑化する傾向にあり、その設計作業の効率化がます
ます望まれている。とりわけ、PLCが大規模化、複雑
化するのに伴って、一般にシーケンスプログラムもステ
ップ数が多く複雑になるため、シーケンスプログラムの
検証効率を改善することはPLC全体の設計作業の効率
改善に大きく寄与する。
【0004】図18は従来におけるシーケンスプログラ
ムの設計作業の基本的な工程を示した図である。工程の
説明における(A1)〜(A8)は図18のフローチャ
ートのA1〜A8の処理にそれぞれ対応する。 (A1)最初に、制御対象となるシステムの仕様を検討
する。 (A2)次に、入出力機器を何番の入出力ユニットに接
続するかの割付を決める。 (A3)その後、タイムチャート等をもとにして例えば
ラダー図を用いてシーケンス回路の設計を行い、制御手
順を具体的に表現する。 (A4)シーケンス回路の設計と同時にまたはその後で
内部メモリ、タイマ、カウンタ等の割付を行う。 (A5)シーケンス回路が出来上がると、プログラムツ
ールを用いて回路エントリを行い、シーケンス回路をニ
ーモニック(PLCの機械語)に変換する。回路エント
リの方法としては、ラダー図のシンボルをそのままCR
T画面上に描く方法と、AND,OR等の命令語をロジ
ック・シンボルとして直接コーディングする方法とがあ
る。 (A6)シーケンスプログラムの作成が終わると、プロ
グラムツールを用いて机上でデバックを行う。 (A7)デバック後のプログラムをPLCのメモリ部へ
格納する。 (A8)試運転により、作成したシーケンスプログラム
のデバックを行う。正常に動作しない場合は、必要に応
じてシーケンスプログラムの修正または変更を行う。
【0005】しかし、上述したようにソフトウェアとハ
ードウェアを結合し、実システムを構築した後に試運転
を行いながら本格的にシーケンスプログラムの検証を行
う従来のやりかたでは次の問題点があった。 実システムを構築した後にシーケンスプログラムの検
証を行うため、シーケンスプログラムに修正や変更を行
う必要が生じたときは修正や変更が面倒になり、作業効
率が悪い。特に、PLCの制御が大がかりで複雑な場合
には、シーケンスプログラムの検証を終了するまでに繰
り返して修正や変更が生じやすいため、検証に多大な時
間がかかる。 システムの仕様を検討する段階で、ハードウェアによ
る制御とソフトウェアによる制御の役割分担をPLCの
パフォーマンスを含めて定量的に見積もることが難し
い。プログラムの作成が完了し、試運転を開始する段階
になって初めて不都合があることがわかった場合には、
シーケンスプログラムの大幅な変更や修正が避けられ
ず、設計のやり直しをしなければ対応できないこともあ
る。
【0006】
【発明が解決しようとする課題】本発明は上述した問題
点を解決するためになされたものであり、実システムを
構築する前に仮想的なシステムでシーケンスプログラム
の検証を行うことにより、シーケンスプログラムの修正
と変更を効率良く行うことができ、しかもハードウェア
による制御とソフトウェアによる制御の役割分担を定量
的に見積もることができる検証支援システムを実現する
ことを目的とする。
【0007】
【課題を解決するための手段】本発明は次のとおりの構
成になった検証支援システムである。 (1)CPUを有する処理制御部、この処理制御部に接
続するキーボード及びマウス、表示を行うCRT表示装
置及び各種データを格納するディスクより構成され、シ
ーケンス制御システムのPLCを動作させるシーケンス
プログラムを検証対象とし、前記シーケンスプログラム
をハードウェア記述言語で記述されたPLCシーケンス
プログラムに変換する変換手段と、前記ディスクに格納
され、前記変換手段で変換したPLCシーケンスプログ
ラムが書き込まれたPLCシーケンスプログラム用ファ
イルと、前記ディスクに格納され、シーケンスプログラ
ムに従ってハードウェア記述言語で記述されたファイル
になっていて、前記PLCの機能を模擬的に実行する実
行モデルと、前記ディスクに格納され、ハードウェア記
述言語で記述されたファイルになっていて、前記シーケ
ンス制御システムの制御対象の機能を模擬的に実行する
制御対象モデルと、前記ディスクに格納され、ハードウ
ェア記述言語で記述され、前記PLCシーケンスプログ
ラムの検証を行うテストプログラムが書き込まれたテス
トプログラム用ファイルと、検証開始時に、前記ディス
クから実行モデル、制御対象モデル、PLCシーケンス
プログラム用ファイル及びテストプログラム用ファイル
を入力ファイルとして取り込み、前記実行モデル、制御
対象モデル及びPLCシーケンスプログラム用ファイル
から構成された仮想的なシーケンス制御システムを前記
テストプログラムにより検証するシミュレーションを実
行する汎用シミュレータと、シミュレーションの結果を
前記CRT表示装置の所定の表示領域に表示させる表示
制御手段と、前記所定の表示領域上でデバックを行うデ
バック手段と、を具備したことを特徴とする検証支援シ
ステム。 (2)前記テストプログラム用ファイルには、前記仮想
的なシーケンス制御システムを検証する場合に、前記制
御対象モデルを前記PLCモデルから切り離した状態で
検証を行う第1のテストプログラムと、制御対象モデル
をPLCモデルに接続した状態で検証を行う第2のテス
トプログラムとが書き込まれていることを特徴とする
(1)記載の検証支援システム。 (3)検証の結果、前記PLCシーケンスプログラムに
修正または変更を行った場合に、修正または変更を行っ
た後のPLCシーケンスプログラムをシーケンスプログ
ラムに逆変換する逆変換手段を具備したことを特徴とす
る(1)記載の検証支援システム。
【0008】
【作用】このような本発明では、汎用シミュレータは、
検証開始時に、ディスクから実行モデル、制御対象モデ
ル、PLCシーケンスプログラム用ファイル及びテスト
プログラム用ファイルを入力ファイルとして取り込む。
そして、実行モデル、制御対象モデル及びPLCシーケ
ンスプログラム用ファイルから構成された仮想的なシー
ケンス制御システムをテストプログラムにより検証する
シミュレーションを実行する。シミュレーションの結果
はCRT表示装置の所定の表示領域に表示される。この
表示領域上でデバックが行われる。テストプログラム用
ファイルには、第1のテストプログラムと第2のテスト
プログラムが格納されている。第1のテストプログラム
により制御対象モデルを前記PLCモデルから切り離し
た状態で検証を行う。第2のテストプログラムにより制
御対象モデルをPLCモデルに接続した状態で検証を行
う。検証の結果、PLCシーケンスプログラムに修正ま
たは変更を行った場合は、修正または変更を行った後の
PLCシーケンスプログラムをシーケンスプログラムに
逆変換する。
【0009】
【実施例】以下、図面を用いて本発明を説明する。図1
は本発明の概念図である。図1に示す環境はEWS上に
提供される。図1で、5はEWSで、仮想システム51
とテストベンチ52が搭載されている。仮想システム5
1は、シーケンス制御システムを模擬した仮想的なシス
テムで、PLCモデル511と制御対象モデル512と
からなる。PLCモデル511は、PLCの機能を模擬
的に実行する実行モデル513と、PLCシーケンスプ
ログラムが書き込まれたPLCシーケンスプログラム用
ファイル514とからなる。PLCシーケンスプログラ
ムについては後述する。制御対象モデル512は、シー
ケンス制御システムによって制御される制御対象の機能
を模擬的に実行する。テストベンチ52は、仮想システ
ム51を検証するためのテストプログラムが書き込まれ
たテストプログラム用ファイル521と、デバックを行
うためのマンマシンインタフェース522とからなる。
60はシーケンスプログラムをPLCシーケンスプログ
ラムに変換する変換手段である。シーケンスプログラム
は実物のPLCを動作させるためのプログラムで、PL
CシーケンスプログラムはPLCモデル511を動作さ
せるためのプログラムである。PLCモデル511は、
図17の入力部1、演算制御部2、出力部3からなる部
分に対応する。図1では、EWS内に作った仮想システ
ムに対してテストプログラムにより検証を行うことを概
念的に示している。
【0010】図2は本発明にかかる検証支援システムを
実現するためのハードウェアの構成例を示した図であ
る。このハードウェアの構成例はコンピュータシステム
に設置されるEWSに相当し、CRT表示装置70、キ
ーボード80、マウス90、ディスク100及び処理制
御部110から構成される。CRT表示装置70は、図
形、波形、文字等を表示し、キーボード80は文字、記
号等を入力するためのものである。マウス90はメニュ
ー、エリア等を指定するためのものである。ディスク1
00には、以下に示す情報等が格納される。 シーケンス回路(例えばラダー図)エントリ用ソフト
ウェア シーケンス回路からニーモニックへの変換用ソフトウ
ェア ニーモニックからシーケンス回路への逆変換用ソフト
ウェア ニーモニックからハードウェア記述言語(以下、HD
Lとする)で記述されたPLCシーケンスプログラムへ
の変換用ソフトウェア HDLで記述されたPLCシーケンスプログラムから
ニーモニックへの逆変換用ソフトウェア 汎用シミュレータ用ソフトウェア HDLで記述された実行モデルとPLCシーケンスプ
ログラム用ファイルからなるPLCモデル HDLで記述された制御対象モデル HDLで記述されたテストプログラム 処理制御部110は、CPU111を有し、テストプロ
グラムによるシミュレーションを主として実行し、シミ
ュレーションの結果をディスク100に格納またはCR
T表示装置70に表示する。処理制御部110には表示
制御手段112及びデバック手段113が設けられてい
る。表示制御手段112は、シミュレーションの結果を
CRT表示装置70の所定の表示領域に表示させる。デ
バック手段113は、CRT表示装置70の所定の表示
領域でデバックを行う。
【0011】図3は図2に示したEWSの機能ブロック
図である。図3で図1と同一のものは同一符号を付け
る。図3で、120は検証支援システムである。検証支
援システム120は、仮想システム51、テストプログ
ラム用ファイル521、汎用シミュレータ121から構
成される。仮想システム51は、PLCモデル511と
制御対象モデル512とからなる。PLCモデル511
は、実行モデル513とPLCシーケンスプログラム用
ファイル514とからなる。実行モデル513は、実物
のPLC内にあるCPUの機能及び動作タイミング等を
HDLで記述したファイルである。PLCシーケンスプ
ログラム用ファイル514に格納されたPLCシーケン
スプログラムは以下の命令をHDLで記述したファイル
である。 ロード、アンド、オア等の基本命令 データ比較、論理算術命令等の応用命令
【0012】ユーザがシーケンス回路として作成したラ
ダー図は、ディスク100に格納されたシーケンス回路
からニーモニックへの変換用ソフトウェアにより、一旦
ニーモニックへ変換される。シーケンス回路からニーモ
ニックへの変換用ソフトウェアは、既存のソフトウェア
で従来からユーザに提供されている。さらに、ディスク
100に格納されたニーモニックからHDLで記述され
たPLCシーケンスプログラムへの変換用ソフトウェア
により、最終的にPLCシーケンスプログラムに変換さ
れる。PLCシーケンスプログラムでPLCモデル51
1を動作させた状態でPLCシーケンスプログラムの検
証を行い、検証の結果、修正または変更を施したPLC
シーケンスプログラムは、ディスク100に格納された
PLCシーケンスプログラムからニーモニックへの逆変
換用ソフトウェアにより、ニーモニックに逆変換され
る。さらに、ニーモニックは、ディスク100に格納さ
れたニーモニックからシーケンス回路への逆変換用ソフ
トウェアにより、シーケンス回路、例えばラダー図に逆
変換される。ニーモニックからシーケンス回路への逆変
換用ソフトウェアは、既存のソフトウェアで従来からユ
ーザに提供されている。130はPLCシーケンスプロ
グラムとニーモニックとの間の変換と逆変換を行う変換
/逆変換手段、140はニーモニックとシーケンス回路
(ラダー図)との間の変換と逆変換を行う変換/逆変換
手段である。
【0013】制御対象モデル512は、仮想システム5
1によって制御される制御対象の機能及び動作タイミン
グ等をHDLで記述したファイルである。テストプログ
ラム用ファイル521に格納されたテストプログラム
は、PLCシーケンスプログラムの検証を行うためのプ
ログラムで、HDLで記述されたファイルをなしてい
る。テストプログラムは、制御対象モデル512をPL
Cモデル511から切り離した状態で検証を行う第1の
テストプログラムと、制御対象モデル512をPLCモ
デル511に接続した状態で検証を行う第2のテストプ
ログラムとからなる。
【0014】汎用シミュレータ121は、シミュレーシ
ョンの実行時に、PLCモデル511、制御対象モデル
512、テストプログラム用ファイル521を取り込
み、PLCモデル511と制御対象モデル512とから
構成された仮想システム51をテストプログラムにより
検証するシミュレーションを実行する。PLCモデル5
11、制御対象モデル512、テストプログラム用ファ
イル521及び汎用シミュレータ121は、図2のディ
スク100に格納されている。PLCモデル511、制
御対象モデル512及びテストプログラムを記述するH
DLとしては、例えば、VHDLを用いる。
【0015】HDLは、本来はVLSI(超LSI)を
設計するための言語として開発されたものであるが、現
在はシミュレーション言語、モデリング言語、プログラ
ミング言語、論理合成言語としても広く用いられてい
る。現在、IEEE(米国電気電子技術者協会)で標準
化されたHDLとしてIEEE−1076のVHDL、
IEEE−1364のVerilog−HDLがある。
【0016】従来は、実システムを構築した後にシーケ
ンスプログラムの検証を行っていた。これに対し、本発
明では、ファイルとして記述したPLCモデルと制御対
象モデルによって実システムに対応した仮想的なシステ
ムを構築している。そして、シーケンスプログラムの検
証用ファイルとしてテストプログラムを汎用シミュレー
タに取り込み、EWS上でテストプログラムによりシー
ケンスプログラムを検証するシミュレーションを実行す
る。これによって、実システムを構築する前にシーケン
スプログラムを検証する。
【0017】本発明にかかるシステムの動作を説明す
る。図4に示す塗装機をシーケンス制御する例を挙げて
本発明の動作を説明する。図4で、Pは塗装機、Wはワ
ーク、SWは起動スイッチ、Mはコンベア駆動用モー
タ、Sは出口センサである。塗装工程は次の手順で行わ
れる。起動スイッチSWを押すと、コンベア駆動用モー
タMが回転してワークWが搬送される。搬送され始めて
から3秒後(ワークWが塗装機Pに到着するまでの時
間)に塗装機Pが駆動する。塗装時間は6秒である。ワ
ークWが塗装機Pから出てきて出口センサSに検知され
た時点でコンベア駆動用モータMと塗装機Pを停止させ
る。
【0018】図5は本発明にかかるシステムの動作手順
を示したフローチャートである。動作の説明における
(B1)〜(B20)は図5のフローチャートのB1〜
B20の処理にそれぞれ対応する。 (B1)まず初めに、PLCの実行モデル、制御対象モ
デルのファイルを準備し、ディスク100に格納する。 (B2)図6は上述した塗装工程における入出力のタイ
ムチャートである。図6に示す塗装工程のタイムチャー
トを参照しながら、入出力及びタイマ等の割り付けを行
い、ラダー図を作成する。図7は入出力とタイマの割り
付けを示した図、図8は作成したラダー図である。図
6、図7及び図8の入出力に割り付けられた5桁コード
は、図4の構成要素に付けられた5桁コードに対応す
る。すなわち、入力(00000)と(00001)
は、起動スイッチSWと出口センサSによる入力に対応
し、出力(00100)と(00101)は、コンベア
駆動用モータMと塗装機Pによる出力に対応する。作成
したラダー図のエントリを行い、シーケンスプログラム
を得る。図9にニーモニックによるシーケンスプログラ
ムの一例を示す。ここではアドレス0から7までの8個
の命令からなる。 (B3)次に、図9のニーモニックのシーケンスプログ
ラムからHDLで記述されたPLCシーケンスプログラ
ムに変換する。図10に変換されたPLCシーケンスプ
ログラムの一例を示す。図9のアドレス0から7までの
各命令は、図10のTLD(0,0)からTEND
(7)までのHDLで記述された命令にそれぞれ変換さ
れる。 (B4)続いて、変換されたシーケンスプログラムの検
証を行うためのテストプログラムを作成する。テストプ
ログラムは制御対象モデルをPLCモデルから切り離し
た場合と接続した場合の2通りについて作成されてい
る。制御対象モデルを切り離した状態でのテストプログ
ラムによる検証環境を図11に示す。図11に示す検証
環境では、テストプログラムは、主としてPLCモデル
単体としてのPLCシーケンスプログラムの検証を行
う。具体的には、ここでのテストプログラムでは起動ス
イッチ(00000)、制御対象モデルからの出力セン
サ(00001)の状態等の外部条件をPLCモデルに
入力し、コンベア駆動(00100)、塗装機の起動出
力(00101)等のPLCモデルからの制御出力、並
びに、PLCモデル内のタイマ状態(TIM000)等
の内部状態を必要に応じてそれぞれの期待値と照合比較
する。ここでは、テストプログラムが制御対象モデルの
機能も簡易的に担っている。制御対象モデルを切り離し
た状態でのテストプロマグラムの一例を図13に示す。
ここでは、テストプログラムはchk1□からchk5
□まで(□は1,2,…)の検証項目毎の5つのサブテ
ストプログラムより構成されている。制御対象モデルを
接続した状態でのテストプログラムによる検証環境を図
12に示す。図12に示す検証環境では、テストプログ
ラムは制御対象モデルを含めた仮想システム全体として
のPLCシーケンスプログラムの検証を行う。具体的に
は、ここでのテストプログラムでは、起動スイッチ(0
0000)等の外部条件をPLCモデルに入力し、制御
対象モデルからの出力センサ(00001)の状態等の
出力結果を期待値とそれぞれ比較照合する。制御対象モ
デルを接続した状態でのテストプログラムの一例を図1
4に示す。ここでは、テストプログラムはchk11か
らchk41までの検証項目毎の4つのサブテストプロ
グラムより構成されている。 (B5)シミュレーションを開始する。 (B6)シミュレーションが起動されると、処理制御部
110は、PLCモデル、制御対象モデル、及び、制御
対象モデルをPLCモデルから切り離した場合のテスト
プログラムと接続した場合のテストプログラムをそれぞ
れディスク100から読み出し、汎用シミュレータ12
1に入力する。ここまでの準備作業によりPLCシーケ
ンスプログラムの検証作業が開始可能な状態になる。 (B7)ここで、制御対象モデルをPLCモデルから切
り離した場合と接続した場合に分けて検証を実行する。 (B8)まず先に、制御対象モデルをPLCモデルから
切り離した状態でPLCシーケンスプログラムの検証を
実行する。 (B9)処理演算部100は、CRT画面上にシミュレ
ーション結果として、図15に示すような信号波形画
面、変数画面、テストプログラム画面、PLCシーケン
スプログラム画面、コマンド画面等のデバック画面の表
示を行う。信号波形画面は、テストプログラム及びPL
Cモデル内の任意箇所の信号波形のタイムチャートの表
示を行う。変数画面は、テストプログラム及びPLCモ
デル内の任意箇所の変数の状態値の表示及び変更を行
う。テストプログラム画面は、現在実行中のテストプロ
グラムの表示並びにブレークポイントの設定と解除を行
う。PLCシーケンスプログラム画面は、現在実行中の
PLCシーケンスプログラムの表示並びにブレークポイ
ントの設定と解除を行う。図15の矢印「→」は現在実
行中のテストプログラムコード及びPLCシーケンスプ
ログラムコードである。コマンド画面はシミュレーショ
ンの起動と停止、テストプログラムにおけるメッセージ
表示の他、テストプログラム及びPLCシーケンスプロ
グラムにおけるブレークポイントの設定と解除、変数の
表示と変更等のために用いられる。図15に示すデバッ
ク画面の表示は、処理演算部100の表示制御手段10
2が行う。検証並びにデバックはこれらのデバック画面
を用いて行われる。 (B10)検証は主として前述した図13に示すような
テストプログラムにより行う。テストプログラムを実行
し、PLCモデルからの制御出力値及び内部状態値と、
期待値との比較照合が行われる。その結果、両者の値が
一致していれば正常のメッセージをコマンド画面に表示
し、次のサブテストプログラムを実行する。一方、両者
の値が不一致であればエラーのメッセージと実際の値及
び期待値をそれぞれ対比してコマンド画面に表示し、シ
ミュレーションを一旦停止させる。図15に正常の場合
とエラーが発生した場合におけるメッセージの表示例を
示す。エラーが発生した場合には、信号波形表示機能、
変数の表示と変更機能、PLCシーケンスプログラムコ
ードでのブレークポイントの設定機能等を利用してエラ
ーの解析とエラー原因の究明を行う。変数の表示と変更
は、図15に示す変数画面から行う他、コマンド画面に
コマンドとともに該当変数名を入力することによっても
行うことができる。例えば、図15の「RV(TIME
R(000))」によりタイマ000の状態値を読むこ
とができ、SV(TIMER(000、”OFF”)に
よりタイマ000の状態値をONからOFFに強制的に
変更できる。PLCシーケンスプログラムコードでのブ
レークポイントの設定は図15に示すPLCシーケンス
プログラム画面の該当行S15をマウスでクリックする
ことにより行う。マウスでクリックされた該当行には
「*」印が付けられる。あるいは、キーボードを使って
該当行に対応するライン番号をコマンドと共にコマンド
画面に入力することによってもブレークポイントを設定
できる。図15のBP(S15)がキーボードからの設
定である。これらデバックに関するものはデバック手段
113が行う。 (B11)〜(B12)エラー原因を究明した結果、P
LCシーケンスプログラムに修正または変更が発生した
場合には、PLCシーケンスプログラムを修正または変
更し、シミュレーションを再び実行する。PLCシーケ
ンスプログラム以外に修正または変更がある場合は、該
当箇所を直した後、シミュレーションを再び実行する。
修正または変更がなくなり検証作業が完了するまで上記
の処理(B11)〜(B12)を繰り返して実行する。 (B13)〜(B18)次に、制御対象モデルをPLC
モデルから切り離した場合と同様な処理により、制御対
象モデルをPLCモデルに接続した状態でPLCシーケ
ンスプログラムの検証を実行する。 (B19)修正または変更がなくなり検証作業が完了し
た時点で、修正または変更済みのPLCシーケンスプロ
グラムを逆変換し、実物のPLCにおいて動作するシー
ケンスプログラムのニーモニックを生成する。 (B20)得られたニーモニックを逆変換し、ラダー図
を生成する。以上によりシーケンスプログラムの検証を
終了する。
【0019】このように、本発明にかかる検証支援シス
テムは1つのEWS上で動作し、汎用シミュレータ12
1がPLCモデル、制御対象モデル、テストプログラム
を入力ファイルの一部として取り込み、テストプログラ
ムの実行結果及び各種デバック機能をCRT表示装置7
0の画面上に表示することにより、シーケンスプログラ
ムの検証とデバックを行う。
【0020】なお、実施例ではPLCシーケンスプログ
ラムに修正または変更があった場合に、検証とデバック
の時間を短縮するためにHDLで記述されたPLCシー
ケンスプログラムを直接修正または変更した上で再度シ
ミュレーションを実行している。しかし、これに限らず
元のラダー図を修正または変更し、修正または変更した
ラダー図からニーモニックを生成し、このニーモニック
を再度変換することによりPLCシーケンスプログラム
を生成し直した上でシミュレーションを再度実行しても
よい。
【0021】また、実施例では1つの制御対象につきP
LC1個を使用するいわゆる単独制御システムを例とし
て、その構成と動作説明を行ったが、図16に示すよう
な連携動作をする複数の制御対象#1,#2に対してそ
れぞれ1個ずつPLC#1,#2を分散して制御を行う
いわゆる分散制御システムに適用してもよい。分散制御
システムでは、分散した制御対象毎に単独運転ができる
等の利点がある一方、分散した制御対象間を連携動作さ
せるために制御信号や情報のやりとりを同期をとって行
う必要があるため、単独制御シスムの場合と比較してそ
のシーケンスプログラムの検証には一般に長い時間がか
かる。しかし、本発明では1つのEWS上にPLCモデ
ルと制御対象モデルよりなる複数の仮想システムとそれ
ぞれに対応する複数のテストプログラムを用意し、シミ
ュレーションを実行することにより、タイミングを含め
た総合的な検証を効率よく行うことができる。
【0022】
【発明の効果】本発明によれば、PLCによる実システ
ムを構築する前に、PLCモデルと制御対象モデルをH
DLで記述したファイルによって仮想システムを構築
し、制御対象モデルをPLCモデルから切り離した状態
でのテストプログラムと接続した状態でのテストプログ
ラムを用意し、デバック機能を備えた汎用シミュレータ
を用いてシーケンスプログラムの検証を行っている。こ
れによって、次の効果が得られる。 制御対象モデルをPLCモデルから切り離した状態で
のテストプログラムによりPLC単体としてのシーケン
スプログラムの検証をその検証項目毎に効率よく行うこ
とができる。また、制御対象モデルをPLCモデルと接
続した状態でのテストプログラムによりシーケンス制御
システム全体としてのシーケンスプログラムの検証を効
率よく行うことができる。 シーケンスプログラムにエラーがあった場合に、デバ
ック機能によりそのエラー箇所の特定をすばやく行うこ
とができる。シーケンスプログラムの修正または変更が
発生した場合に、元のシーケンスプログラムまで戻って
直すことなく、HDLで記述されたPLCシーケンスプ
ログラムを直すだけで、デバックを先に進めておき、検
証が終了した段階で修正または変更済みのPLCシーケ
ンスプログラムから実物のPLC上でも動作するシーケ
ンスプログラムを一括して得るようにしているため、検
証時間を短縮できる。シーケンスプログラムの修正また
は変更に誤りの可能性がある場合にも、テストプログラ
ムを実行するだけで誤りの有無が簡単に判明する。 制御対象に対して、PLC周辺の入出力機器側でのハ
ードウェアを主に実現するのか、PLCのシーケンスプ
ログラムでソフトウェアとして主に実現するのかのトレ
ードオフを実システムを作る前に十分に検討できるた
め、最適な役割分担を行うことができる。 PLCシステム全体のパフォーマンスをシミュレーシ
ョンにより実システムを作る前に効率よく正確に見積も
ることができる。
【0023】以上説明したように本発明によれば、シー
ケンスプログラムの修正と変更を効率良く行うことがで
き、しかもハードウェアによる制御とソフトウェアによ
る制御の役割分担を定量的に見積もることができる検証
支援システムを実現することができる。これによって、
PLCによるシーケンス制御システムの設計効率の向上
に寄与するところが極めて大きい。
【図面の簡単な説明】
【図1】本発明の概念図である。
【図2】本発明にかかる検証支援システムを実現するた
めのハードウェアの構成例を示した図である。
【図3】図2に示したEWSの機能ブロック図である。
【図4】本発明にかかる検証支援システムの制御対象と
なる塗装機の構成図である。
【図5】本発明にかかる検証支援システムの動作手順を
示したフローチャートである。
【図6】図4に示す塗装機の塗装工程における入出力の
タイムチャートである。
【図7】図4に示す塗装機の入出力とタイマの割り付け
を示した図である。
【図8】図4に示す塗装機の塗装工程におけるラダー図
である。
【図9】ニーモニックによるシーケンスプログラムの一
例を示した図である。
【図10】PLCシーケンスプログラムの一例を示した
図である。
【図11】制御対象モデルをPLCモデルから切り離し
た状態での検証環境を示した図である。
【図12】制御対象モデルをPLCモデルと接続した状
態での検証環境を示した図である。
【図13】制御対象モデルをPLCモデルから切り離し
た状態でのテストプロマグラムの一例を示した図であ
る。
【図14】制御対象モデルをPLCモデルと接続した状
態でのテストプロマグラムの一例を示した図である。
【図15】シミュレーション結果の画面例を示した図で
ある。
【図16】本発明にかかる検証支援システムの他の適用
例を示した図である。
【図17】シーケンス制御システムの基本的構成を示し
た図である。
【図18】従来におけるシーケンスプログラムの設計作
業の基本的工程を示した図である。
【符号の説明】
5 EWS 51 仮想システム 511 PLCモデル 512 制御対象モデル 513 実行モデル 514 PLCシーケンスプログラム用ファイル 521 テストプログラム用ファイル 60 変換手段 70 CRT表示装置 80 キーボード 90 マウス 100 ディスク 110 処理制御部 111 CPU 112 表示制御手段 113 デバック手段 120 検証支援システム 130,140 変換/逆変換手段
【手続補正書】
【提出日】平成6年9月7日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図10
【補正方法】変更
【補正内容】
【図10】
【手続補正6】
【補正対象書類名】図面
【補正対象項目名】図12
【補正方法】変更
【補正内容】
【図12】
【手続補正7】
【補正対象書類名】図面
【補正対象項目名】図15
【補正方法】変更
【補正内容】
【図15】
【手続補正8】
【補正対象書類名】図面
【補正対象項目名】図17
【補正方法】変更
【補正内容】
【図17】
【手続補正9】
【補正対象書類名】図面
【補正対象項目名】図18
【補正方法】変更
【補正内容】
【図18】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 CPUを有する処理制御部、この処理制
    御部に接続するキーボード及びマウス、表示を行うCR
    T表示装置及び各種データを格納するディスクより構成
    され、シーケンス制御システムのPLCを動作させるシ
    ーケンスプログラムを検証対象とし、 前記シーケンスプログラムをハードウェア記述言語で記
    述されたPLCシーケンスプログラムに変換する変換手
    段と、 前記ディスクに格納され、前記変換手段で変換したPL
    Cシーケンスプログラムが書き込まれたPLCシーケン
    スプログラム用ファイルと、 前記ディスクに格納され、シーケンスプログラムに従っ
    てハードウェア記述言語で記述されたファイルになって
    いて、前記PLCの機能を模擬的に実行する実行モデル
    と、 前記ディスクに格納され、ハードウェア記述言語で記述
    されたファイルになっていて、前記シーケンス制御シス
    テムの制御対象の機能を模擬的に実行する制御対象モデ
    ルと、 前記ディスクに格納され、ハードウェア記述言語で記述
    され、前記PLCシーケンスプログラムの検証を行うテ
    ストプログラムが書き込まれたテストプログラム用ファ
    イルと、 検証開始時に、前記ディスクから実行モデル、制御対象
    モデル、PLCシーケンスプログラム用ファイル及びテ
    ストプログラム用ファイルを入力ファイルとして取り込
    み、前記実行モデル、制御対象モデル及びPLCシーケ
    ンスプログラム用ファイルから構成された仮想的なシー
    ケンス制御システムを前記テストプログラムにより検証
    するシミュレーションを実行する汎用シミュレータと、 シミュレーションの結果を前記CRT表示装置の所定の
    表示領域に表示させる表示制御手段と、 前記所定の表示領域上でデバックを行うデバック手段
    と、を具備したことを特徴とする検証支援システム。
  2. 【請求項2】 前記テストプログラム用ファイルには、
    前記仮想的なシーケンス制御システムを検証する場合
    に、前記制御対象モデルを前記PLCモデルから切り離
    した状態で検証を行う第1のテストプログラムと、制御
    対象モデルをPLCモデルに接続した状態で検証を行う
    第2のテストプログラムとが書き込まれていることを特
    徴とする請求項1記載の検証支援システム。
  3. 【請求項3】 検証の結果、前記PLCシーケンスプロ
    グラムに修正または変更を行った場合に、修正または変
    更を行った後のPLCシーケンスプログラムをシーケン
    スプログラムに逆変換する逆変換手段を具備したことを
    特徴とする請求項1記載の検証支援システム。
JP6190344A 1994-04-12 1994-08-12 検証支援システム Expired - Fee Related JP3018912B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6190344A JP3018912B2 (ja) 1994-08-12 1994-08-12 検証支援システム
TW084103415A TW421761B (en) 1994-04-12 1995-04-10 Verification support system
US08/420,261 US5758123A (en) 1994-04-12 1995-04-11 Verification support system
US08/948,992 US5991533A (en) 1994-04-12 1997-10-10 Verification support system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6190344A JP3018912B2 (ja) 1994-08-12 1994-08-12 検証支援システム

Publications (2)

Publication Number Publication Date
JPH0854907A true JPH0854907A (ja) 1996-02-27
JP3018912B2 JP3018912B2 (ja) 2000-03-13

Family

ID=16256641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6190344A Expired - Fee Related JP3018912B2 (ja) 1994-04-12 1994-08-12 検証支援システム

Country Status (1)

Country Link
JP (1) JP3018912B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167412A (ja) * 1997-10-01 1999-06-22 Yokogawa Electric Corp 分散型制御システムの試験装置
JPH11306049A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 計算機システムの運転制御方式
JP2001502085A (ja) * 1996-10-04 2001-02-13 フィッシャー コントロールズ インターナショナル,インコーポレイテッド 分散型制御機能を有するプロセス制御ネットワークをデバッグし、チューニングする方法および機器
JP2002163020A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd プログラマブルコントローラにおける異常検出方法およびその装置
JP2003067016A (ja) * 2001-08-29 2003-03-07 Mitsubishi Electric Corp プログラマブルコントローラ用実習教材
WO2005069175A1 (ja) * 2004-01-20 2005-07-28 Matsushita Electric Industrial Co., Ltd. 検証装置および検証方法
JP2007102384A (ja) * 2005-09-30 2007-04-19 Omron Corp デバッグ装置
KR100765978B1 (ko) * 2007-02-08 2007-10-10 태인시스템주식회사 Plc 시스템 시험기기
US8412505B2 (en) 2006-08-09 2013-04-02 Fujitsu Ten Limited Decentralized simulation system, method for identifying simulators and simulation models
WO2013136918A1 (ja) * 2012-03-15 2013-09-19 オムロン株式会社 情報処理装置、シミュレーション方法、およびプログラム
WO2013145940A1 (ja) * 2012-03-27 2013-10-03 オムロン株式会社 情報処理装置、情報処理方法、およびプログラム
JP2014137781A (ja) * 2013-01-18 2014-07-28 Mitsubishi Electric Corp コントローラ
JP2019128930A (ja) * 2018-01-19 2019-08-01 株式会社安川電機 電力変換システム、プログラミング支援装置、プログラミング支援方法、プログラム、及び記憶媒体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6827340B2 (ja) 2017-02-17 2021-02-10 三菱重工エンジニアリング株式会社 ソフトウェア試験装置、ソフトウェア試験システム、ソフトウェア試験方法およびプログラム

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001502085A (ja) * 1996-10-04 2001-02-13 フィッシャー コントロールズ インターナショナル,インコーポレイテッド 分散型制御機能を有するプロセス制御ネットワークをデバッグし、チューニングする方法および機器
JPH11167412A (ja) * 1997-10-01 1999-06-22 Yokogawa Electric Corp 分散型制御システムの試験装置
JPH11306049A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 計算機システムの運転制御方式
JP2002163020A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd プログラマブルコントローラにおける異常検出方法およびその装置
JP2003067016A (ja) * 2001-08-29 2003-03-07 Mitsubishi Electric Corp プログラマブルコントローラ用実習教材
WO2005069175A1 (ja) * 2004-01-20 2005-07-28 Matsushita Electric Industrial Co., Ltd. 検証装置および検証方法
JP2007102384A (ja) * 2005-09-30 2007-04-19 Omron Corp デバッグ装置
US8412505B2 (en) 2006-08-09 2013-04-02 Fujitsu Ten Limited Decentralized simulation system, method for identifying simulators and simulation models
KR100765978B1 (ko) * 2007-02-08 2007-10-10 태인시스템주식회사 Plc 시스템 시험기기
WO2013136918A1 (ja) * 2012-03-15 2013-09-19 オムロン株式会社 情報処理装置、シミュレーション方法、およびプログラム
JP2013191129A (ja) * 2012-03-15 2013-09-26 Omron Corp 情報処理装置、シミュレーション方法、およびプログラム
US10635464B2 (en) 2012-03-15 2020-04-28 Omron Corporation Information processing device, simulation method, and program
WO2013145940A1 (ja) * 2012-03-27 2013-10-03 オムロン株式会社 情報処理装置、情報処理方法、およびプログラム
JP2013205866A (ja) * 2012-03-27 2013-10-07 Omron Corp 情報処理装置、情報処理方法、およびプログラム
JP2014137781A (ja) * 2013-01-18 2014-07-28 Mitsubishi Electric Corp コントローラ
JP2019128930A (ja) * 2018-01-19 2019-08-01 株式会社安川電機 電力変換システム、プログラミング支援装置、プログラミング支援方法、プログラム、及び記憶媒体
US11561520B2 (en) 2018-01-19 2023-01-24 Kabushiki Kaisha Yaskawa Denki Power conversion system with programming support

Also Published As

Publication number Publication date
JP3018912B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
US5991533A (en) Verification support system
US7702491B2 (en) Method of part flow model for programmable logic controller logical verification system
US20050223295A1 (en) Method for the creation of sequences for testing software
JP3018912B2 (ja) 検証支援システム
JPH04219804A (ja) シーケンシャル回路及びその生成方法、及びコントローラ及び有限状態マシン
KR100492007B1 (ko) 내부상태궤적비교에의한칩검증방법
US20220137586A1 (en) Method, computer program and apparatus for analysing a programmable logic controller program
CN116090403B (zh) 支持多仿真器的命令处理系统
Haberl et al. Model-level debugging of embedded real-time systems
US20230030253A1 (en) Method for analyzing a programmable logic controller program
CN117784635A (zh) 一种硬件在环仿真系统及其优化方法
JP7531728B2 (ja) Plcプログラムの正しさをチェックするコンピュータ実施方法
CN111813702B (zh) 调试系统、调试方法、设备及计算机可读存储介质
Chaaban et al. A partially automated HiL test environment for model-based development using Simulink® and OPC technology
JP2828590B2 (ja) マイクロプログラム検証方法
CN112269740A (zh) 自动驾驶软件的自动测试方法及装置
Yang et al. An effective model-based development process using simulink/stateflow for automotive body control electronics
Schubert et al. Executable Specs: What makes one, and how are they used?
JP2803090B2 (ja) Mpuシミュレーション方法及びmpuシミュレータ
JPH08263130A (ja) シミュレーション方式
JPH08194634A (ja) テスト実行システム
JP2924080B2 (ja) 論理シミュレーション支援システム
JP2882876B2 (ja) プログラム試験方法
JP2024085085A (ja) シミュレーションシステムおよびシミュレーション方法
JPH03266142A (ja) ソフトウエアシミュレータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees