JPH01209542A - 論理検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理検証装置に係り、特に限られたシミュレー
ション環境で詳細なハードウェア動作の検証を実施する
のに好適な論理検証装置に関する。

〔従来の技術〕

従来、計算機システムの開発等に伴い実施される論理検
証は、初期設定部及びテストルーチン部。

比較チェック部１ｍ集出力部などを基本構成とする検証
プログラムを論理シミュレータ上で実行させる事により
行っていた。なお、この種のものに関連する公知文献と
しては、例えば特開昭５９−１４８９７１号公報が挙げ
られる。

〔発明が解決しようとする課題〕

上記従来技術では、論理シミュレータに於て検証プログ
ラムを実行する際に、プログラムの実行に十分なメモリ
容量の確保と基本命令が正しく動作する事を前提として
論理検証を実施している。

しかし、実際の論理シミュレータではメモリの制約、基
本命令動作が保障されない場合等があり、論理検証が実
施できないケースがあった。また。

検証範囲はプログラマブルレジスタ、メモリ等に限られ
ており、実行時間も長く性能的にも問題があった。

本発明の目的は、限られたメモリ、限られた論理制約の
中で、確実に論理の詳細にわたって検証を実施でき、十
分な性能を確保する論理検証装置を提供することにある
。

〔課題を解決するための手段〕

上記目的は、被デバツグや論理シミュレーション結果と
なるテスト命令列とシミュレーション初期設定条件を入
力する手段と、テスト命令列をコンパイルする手段と、
テスト命令列をインタープリトし期待値を作成する手段
と、論理シミュレータ上の擬似メモリにテスト命令列と
シミュレーション初期設定条件をロードして論理シミュ
レーションを実行せしめる手段と、シミュレーション結
果と期待値を比較チェックする手段と、比較結果を編集
出力する手段を設け、テストプログラムの開発から論理
シミュレータによる論理検証までの自動化と論理シミュ
レータでの詳細な論理検証を可能とすることにより、達
成される。

〔作　用〕

検証プログラムを論理シミュレータで実行する際、従来
は基本論理が正しく動作すること、メモリが十分にある
ことが要求され、また検証範囲は、プログラマブルレジ
スタ、メモリ等に限られていた。そこで、従来、検証プ
ログラムで処理を行っていた初期データの設定、検証結
果のチェックを。

それぞれ取除き、検証プログラムをテスト命令列のみと
する。それによって、初期データの設定は。

検証プログラムに依存することなく検証に必要なハード
情報を直接、論理シミュレータに設定できるので、容易
にハードウェア情報の全てについて設定が可能となる。

また、論理シミュレータでは。

テスト命令のみを実行するだけで済むので、検証プログ
ラムの作成が容易にでき、かつ論理シミュレータに対す
る検証プログラムの使用メモリも大幅に減少し、高性能
、高精度な検証が可能となる。

〔実施例〕

以下、本発明の一実施例について図面により詳細に説明
する。

第１図は本発明による論理検証装置の一実施例の全体構
成図を示す、第１図において、ホスト計算機１ｏは論理
検証装置本体であり、システム制御部１１、データ入力
部１２、コンパイラ１３、コミニケーションコントロー
ル部１４、命令インタプリタコミニケーション部１５．
命令インタプリタ１６．論理シミュレータコミニケーシ
ョン部１７、論理シミュレータ制御部１８、結果編集出
力部１９よりなる。このホスト計算機１０の他に。

論理シミュレータ２０、キーボード２１、ＴＳＳ端末２
２、プリンタ２３及びファイル群２４がある。システム
制御部１１はデータ入力部１２が受取り、渡されてくる
外部制御要求に従い、システムの処理状態遷移を制御す
る。以下、各部での処理について説明する。

第２図はデータ入力部１２の処理フローである。

データ入力部１２では、キーボード２１とＴＳＳ端末２
２とを用いて、論理検証用テスト命令列及びテスト命令
列実行時の擬似ＲＡＭ初期値データ（プログラマブルレ
ジスタ及びメモリ、ハードウェアレジスタ及びメモリ等
の値）の新規作成、更新を行い（ステップ１０１，１０
２，１０３）。

入力されたデータはデータファイル１１０に蓄積する（
ステップ１０４）、このデータ入力部１２での処理は、
ＴＳＳ端末２２にマンマシンインタフェース画面を表示
し、オペレータと会話形式に行われる。

第３図はコンパイラ１３の処理フローである。

コンパイラ１３は、データ入力部１２で作成されたデー
タファイル１１０から対象となる論理検証用テスト命令
列を読出しくステップ２０１）、目的プログラムに変換
した後（ステップ２０２）。

ロードモジュールファイル２１０に格納し、同時にコン
パイル結果をＴＳＳ端末２２、プリンタ２３等に出力す
る（ステップ２０３）。

第４図はコミニケーションコントロール部１４の処理フ
ローである。コミニケーションコントロール部１４はデ
ータ入力部１２で作成されたデータファイル１．１０か
ら対象となる論理検証用テスト命令列実行時の擬似ＲＡ
Ｍ初期値データを読出しくステップ３０１）、論理に一
致するピットフオーマットへの変換を実施し、結果（デ
ータ■）をシステムが使用するワークメモリエリア３１
０に格納する（ステップ３０２）。

第５図は命令インタプリタコミニケーション部１５の処
理フローである。命令インタプリタコミニケーション部
１５は、コミニケーションコントロール部１４によって
フォーマット変換されたデータ■をワークメモリエリア
３１０から読出しくステップ４０１）、命令インタプリ
タ１６の内部擬似ＲＡＭ　（擬似プログラマブルレジス
タ及びメモリ、擬似ハードウェアレジスタ及びメモリ等
）にデータを書込み（ステップ４０２）、命令インタプ
リタ１６に制御を移す（ステップ４０３）。

命令インタプリタ１６から制御が返ると、命令インタプ
リタ内部の当該擬似ＲＡＭから論理検証用テスト命令列
実行結果を読出しくステップ４０４）。

期待値ファイル４１０に格納する（ステップ４０５）、
同時に該実行結果をＴＳＳ端末２２に画面表示するよう
にしてもよい。

第６図は命令インタプリタ１６の処理フローである。命
令インタプリタ１６は、コンパイラ１３によって作成さ
れた目的プログラムをロードモジュールファイル２１０
から読出しくステップ５０１）、論理シミュレータ２０
で実行される論理動作と同様の動作をイ、ンタプリティ
ブに実行する事で命令処理を実行する（ステップ５０２
）、このテスト命令列の処理を終了すると（ステップ５
０３）、制御元である命令テンタプリタコミニケーショ
ン部１５に制御を返す（ステップ５０４）。

第７図は論理シミュレータコミニケーション部１７の処
理フローである。論理シミュレータコミニケーション部
１７は、コミニケーションコントロール部１４によって
フォーマット変換されたデータのをワークメモリエリア
２１０より読込み（ステップ６０１）、論理シミュレー
タ２０側と取決めたテーブル形式（シミュレータ内擬似
メモリ構成を考慮したフォーマット）のデータ■に変換
しくステップ６０２）、システムが使用するワークメモ
リエリア６１０に格納した後、論理シミュレータ制御部
１８に制御を移行する（ステップ６０３）、論理シミュ
レータ制御部１８から制御が返ると、論理シミュレータ
実行結果のデータ■をワークメモリエリア７１０から読
出しくステップ６０４）、前記変換と全く逆の変換を加
えて論理シミュレーシ３ン結果ファイル６１１に格納す
る（ステップ６０５）。

第８図は論理シミュレータ制御部１８の処理フローであ
る。論理シミュレータ制御部１８は、論理シミュレータ
コミニケーション部１７によって作成されたデータ■を
ワークメモリエリア６１０から読出しくステップ７０１
）、論理シミュレータ内擬似メモリに直接設定する。そ
の後、当該目的プログラムをロードモジュールファイル
２１０から読出し、論理シミュレータ内擬似主記憶装置
にロードした後、制御を論理シミュレータ２０に移行す
る（ステップ７０２）、論理シミュレータ２０での論理
検証用テスト命令列の実行後、論理シミュレータ制御部
１８に制御が返ると、論理シミュレータ内擬似メモリの
内容（データ■）を読出し、ワークメモリエリア７１０
に格納する（ステップ７０３）。

第９図は結果編集出力部１９の処理フローである。結果
編集出力部１９は、命令インタプリタ１６及び論理シミ
ュレータ２０が当該論理検証テスト命令列を実行して得
た結果を期待値ファイル４１０及び論理シミュレーショ
ン結果ファイル６１１から読出す（ステップ８０１，８
０２）、そして１両者を比較チェックしくステップ８０
３）、編集した後（ステップ８０４）、検証結果ファイ
ル８１０に格納する（ステップ８０５）、同時に、この
検証結果データはＴＳＳ端末２２やプリンタ２３にも出
力される。

〔発明の効果〕

以上の説明から明らかに様に１本発明によれば、論理検
証用テスト命令列の作成から論理シミュレーション実行
結果の検証、結果の編集出力までを一連のシステムで実
行でき、従来の論理検証に比べて高精度な論理検証が、
論理シミュレータ上の制約如何によらず確実に効率良〈
実施できる効果がある。

【図面の簡単な説明】

第１図は本発明の論理検証装置の一実施例のブロック図
、第２図はデータ入力部の処理フローを示す図、第３図
はコンパイラの処理フローを示す図、第４図はコミニケ
ーションコントロール部の処理フローを示す図、第５図
は命令インタブリタコミニケージ１ン部の処理フローを
示す図、第６図は命令インタプリタの処理フローを示す
図、第７図は論理シミュレータコミニケーション部の処
理フロー図を示す図、第８図は論理シミュレータ制御部
の処理フローを示す図、第９図は結果編集出力部の処理
フローを示す図である。 １１・・・システム制御部、　１２・・・データ入力部
、１３・・・コンパイラ、　　１４・・・コミニケーシ
ョンコントロール部、　１５・・・命令インタブリタコ
ミニグー９３２部、　１６・・・命令インタプリタ、１
７・・・論理シミュレータコミニケーション部、１８・
・・論理シミュレータ制御部、　１９・・・結果編集出
力部、　２０・・・論理シミュレータ。 第５図 第９図

Claims (1)

【特許請求の範囲】
1. （１）論理シミュレータを用いて論理検証を実施する装
   置において、 論理シミュレーション対象となるテスト命令列とシミュ
   レーション初期設定条件を入力する手段と、テスト命令
   列をコンパイルする手段と、テスト命令列をインタープ
   リトし期待値を作成する手段と、論理シミュレータ上の
   擬似メモリにテスト命令列とシミュレーション初期設定
   条件をロードして論理シミュレーションを実行せしめる
   手段と、論理シミュレータ上でのシミュレーション結果
   と期待値を比較チェックする手段と、比較結果を編集出
   力する手段とを有することを特徴とする論理検証装置。