JPS62235652A - プログラムデバツグ方法 - Google Patents
プログラムデバツグ方法Info
- Publication number
- JPS62235652A JPS62235652A JP61078758A JP7875886A JPS62235652A JP S62235652 A JPS62235652 A JP S62235652A JP 61078758 A JP61078758 A JP 61078758A JP 7875886 A JP7875886 A JP 7875886A JP S62235652 A JPS62235652 A JP S62235652A
- Authority
- JP
- Japan
- Prior art keywords
- program
- source code
- file
- data
- processing result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機のプログラムをデバッグするデバ
ッグ方法に係夛、特にソースプログラムの形のプログラ
ムのデバッグ方法に関するものである。
ッグ方法に係夛、特にソースプログラムの形のプログラ
ムのデバッグ方法に関するものである。
ソースプログラムの形のプログラムをデバッグするには
、従来はコンパイラによってソースプログラムからオブ
ジェクトプログラムを作成し、このオブジェクトプログ
ラムをテストデータを用いて実行し、その実行結果、す
なわち処理結果のデ−夕を出力してプログラムデバッグ
の情報とした。
、従来はコンパイラによってソースプログラムからオブ
ジェクトプログラムを作成し、このオブジェクトプログ
ラムをテストデータを用いて実行し、その実行結果、す
なわち処理結果のデ−夕を出力してプログラムデバッグ
の情報とした。
第3図はこのような従来の方法を示すブロック図で、第
3図(a)は図示してない仮想のホストマシン(仮想計
算機)又はターゲットマシン(実計算機)のコンパイラ
によシソースプログラムからオブジェクトプログラムを
生成する段階を示し、第3図1b)はターゲットマシン
によりオブジェクトプログラムをデバッグする段階を示
す。@3図において(1)はソースプログラムを格納す
るソースコードファイル、(4)はテストデータ、+6
1処理結果データ、(8)はコンパイラ、(9)はオブ
ジェクトプログラム、(9a)は実行プログラムである
。
3図(a)は図示してない仮想のホストマシン(仮想計
算機)又はターゲットマシン(実計算機)のコンパイラ
によシソースプログラムからオブジェクトプログラムを
生成する段階を示し、第3図1b)はターゲットマシン
によりオブジェクトプログラムをデバッグする段階を示
す。@3図において(1)はソースプログラムを格納す
るソースコードファイル、(4)はテストデータ、+6
1処理結果データ、(8)はコンパイラ、(9)はオブ
ジェクトプログラム、(9a)は実行プログラムである
。
プログラミング用高位言語で記述されたソースプログラ
ムはソースコードファイル(1)に格納されていて、コ
ンパイラ(8)はこれを読出してソースコード(プログ
ラミング用高位言語)による計算機命令をオブジェクト
コード、すなわちマシンコード(機械飴命令)に変侯し
てオブジェクトプログラム(目的プログラム)t−m集
しオブジェクトプログラム(9)として格納する。第3
図1a)の段階の処理はオブジェクトプログラムが実際
に動作するターゲットマシン上か、或はクロスコンパイ
ルシステム(cross compile syste
m ) f持りたホストマシン上で行われる。
ムはソースコードファイル(1)に格納されていて、コ
ンパイラ(8)はこれを読出してソースコード(プログ
ラミング用高位言語)による計算機命令をオブジェクト
コード、すなわちマシンコード(機械飴命令)に変侯し
てオブジェクトプログラム(目的プログラム)t−m集
しオブジェクトプログラム(9)として格納する。第3
図1a)の段階の処理はオブジェクトプログラムが実際
に動作するターゲットマシン上か、或はクロスコンパイ
ルシステム(cross compile syste
m ) f持りたホストマシン上で行われる。
第3図ialの段階の処理が終ると、ターゲットマシン
上で第3図(blの段階の処理が行われる。この場合、
テストデータ(4)はデバッグのためのテストプログラ
ムを含み、そのテストプログラムによシ、オブジェクト
プログラム(9)が実行プログラムとして読出されてテ
ストデータ(4)からのデータを用いてオブジェクトプ
ログラムを実行し、その処理結果データ(6)全出力し
、この出力をデバッグ情報としてプログラムデバッグを
行う。
上で第3図(blの段階の処理が行われる。この場合、
テストデータ(4)はデバッグのためのテストプログラ
ムを含み、そのテストプログラムによシ、オブジェクト
プログラム(9)が実行プログラムとして読出されてテ
ストデータ(4)からのデータを用いてオブジェクトプ
ログラムを実行し、その処理結果データ(6)全出力し
、この出力をデバッグ情報としてプログラムデバッグを
行う。
従来のプログラムデバッグ方法は、以上のように、第3
図ialに示す段階の処理を必要とするので、プログラ
ミング用高位言語で書かれたソースプログラムをコンパ
イルしてオブジェクトプログラムを生成するために多く
の時間を必要とし、かつコンパイルされたオブジェクト
プログラムを実際に実行するためには、実計算機を必要
とするという問題点があった。
図ialに示す段階の処理を必要とするので、プログラ
ミング用高位言語で書かれたソースプログラムをコンパ
イルしてオブジェクトプログラムを生成するために多く
の時間を必要とし、かつコンパイルされたオブジェクト
プログラムを実際に実行するためには、実計算機を必要
とするという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、ソースプログラムのままでデバッグすること
ができ、実計算機を用いなくてもデバッグすることがで
きるプログラムデバッグ方法を得ることを目的とする。
たもので、ソースプログラムのままでデバッグすること
ができ、実計算機を用いなくてもデバッグすることがで
きるプログラムデバッグ方法を得ることを目的とする。
この発明では、ソースプロゲラ牟のソースコードの意味
を解析してこれを模擬的に実行し、処理した結果を記憶
装置に記憶すると共に必要に応じてこの処理した結果を
出力装置に出力するようプログラム制御を行うソースコ
ード解析プログラムを設けて、出力装置に出力した処理
結果をデバッグ情報としてプログラムデバッグを行うよ
うにした。
を解析してこれを模擬的に実行し、処理した結果を記憶
装置に記憶すると共に必要に応じてこの処理した結果を
出力装置に出力するようプログラム制御を行うソースコ
ード解析プログラムを設けて、出力装置に出力した処理
結果をデバッグ情報としてプログラムデバッグを行うよ
うにした。
この発明によればソースプログラムをオブジェクトプロ
グラムにコンパイルすることなく、ソースプログラムを
解析して模擬的に実行し、この実行によシ処理されたデ
ータがデータ名と共に記憶装置に記憶されるので、この
記憶内容を出力装置に出力することによシブバッグ情報
が得られる。
グラムにコンパイルすることなく、ソースプログラムを
解析して模擬的に実行し、この実行によシ処理されたデ
ータがデータ名と共に記憶装置に記憶されるので、この
記憶内容を出力装置に出力することによシブバッグ情報
が得られる。
以下この発明の実施例を図面について説明する。
第1図はこの発明の一実施例を示すブロック図で、図に
おいてWJa図と同一符号は同−又は和尚部分を示し、
(2)はソースコード解析プログラム、(3)は処理結
果ファイル、(5)は入力装置、(7)は出力装置であ
る。ソースコード解析プログラム(2)はソースコード
ファイル(1)からソースコードを入力し、この入力し
たソースコードを解析してこれを模擬実行し、模擬実行
の結果得られた処理結果を処理結果ファイル(3)に格
納し、オペレータがらの入力(図示せず)に従い、又は
プログラム制御によって自動的に、出力装置(7)t−
制御して処理結果ファイル(3)の内容の一部を処理結
果データ(6)として出力する。入力装置+51はテス
トデータ(4)からのデータと命令と全入力してソース
コード解析プログラム(2)を制御する。
おいてWJa図と同一符号は同−又は和尚部分を示し、
(2)はソースコード解析プログラム、(3)は処理結
果ファイル、(5)は入力装置、(7)は出力装置であ
る。ソースコード解析プログラム(2)はソースコード
ファイル(1)からソースコードを入力し、この入力し
たソースコードを解析してこれを模擬実行し、模擬実行
の結果得られた処理結果を処理結果ファイル(3)に格
納し、オペレータがらの入力(図示せず)に従い、又は
プログラム制御によって自動的に、出力装置(7)t−
制御して処理結果ファイル(3)の内容の一部を処理結
果データ(6)として出力する。入力装置+51はテス
トデータ(4)からのデータと命令と全入力してソース
コード解析プログラム(2)を制御する。
第2図は第1図に示す装置の動作金示すフローチャート
であって(21)〜(30)は各プログラムステップで
ある。以下、w、2図を用いて第1図に示す装置の動作
を説明する。
であって(21)〜(30)は各プログラムステップで
ある。以下、w、2図を用いて第1図に示す装置の動作
を説明する。
ステップ(21)で処理結果ファイルを初期化する。
次に、テストデータ(4)からのテストプログラムによ
る制御又はその他の方法によシソースコード解析プログ
ラム(2)の実行が開始されて、ステップ(22)でソ
ースコードファイル11)からソースコードが読み込ま
れ、ステップ(23) Kよりソースコードが解析され
る。ステップ(24)の判定がNOであればステップ(
25)にうつり、ステップ(23)のソースコード解析
の結果、処理対象として入力すべきデータはテストデー
タ(4)から入力するか処理結果ファイル(3)から入
力するかが判定され、その判定結果に従ってステップ(
26) 、 (27)の処理を行いステップ(28)に
移る。ステップ(28)ではステップ(22)で読み込
んだソースコードが模擬実行され、その模擬実行による
処理結果がステップ(29)において処理結果ファイル
(3)に記憶される。次にステップ(30)により処理
結果データ(6)が出力袋!(7)により出力されて、
ステップ(22)に戻シ、ステップ(24)の判定が”
YESとなるまでソースコードファイル11)中のソー
スプログラムが実行される。ステップ(30) kステ
ップ(29)と(22)との間に入れず、独立したサブ
ルーチンとしてオペレータからの入力又はプログラム制
御によってステップ(30)が起動されるようにしても
よい。また、ステップ(30)によって処理結果を出力
するとき、関連するデータ名と共に出力することができ
る。
る制御又はその他の方法によシソースコード解析プログ
ラム(2)の実行が開始されて、ステップ(22)でソ
ースコードファイル11)からソースコードが読み込ま
れ、ステップ(23) Kよりソースコードが解析され
る。ステップ(24)の判定がNOであればステップ(
25)にうつり、ステップ(23)のソースコード解析
の結果、処理対象として入力すべきデータはテストデー
タ(4)から入力するか処理結果ファイル(3)から入
力するかが判定され、その判定結果に従ってステップ(
26) 、 (27)の処理を行いステップ(28)に
移る。ステップ(28)ではステップ(22)で読み込
んだソースコードが模擬実行され、その模擬実行による
処理結果がステップ(29)において処理結果ファイル
(3)に記憶される。次にステップ(30)により処理
結果データ(6)が出力袋!(7)により出力されて、
ステップ(22)に戻シ、ステップ(24)の判定が”
YESとなるまでソースコードファイル11)中のソー
スプログラムが実行される。ステップ(30) kステ
ップ(29)と(22)との間に入れず、独立したサブ
ルーチンとしてオペレータからの入力又はプログラム制
御によってステップ(30)が起動されるようにしても
よい。また、ステップ(30)によって処理結果を出力
するとき、関連するデータ名と共に出力することができ
る。
ステップ(30)により出力された処理結果をデバッグ
情報としてチェックすることによりプログラムデバッグ
を行うことができる。
情報としてチェックすることによりプログラムデバッグ
を行うことができる。
以上のようにこの発明によれば、ソースプログラムをソ
ースコードのレベルで模擬実行するソースコード解析プ
ログラムを設けたので、ソースプログラムをデバッグす
る場合にこれをコンパイルしてオブジェクトプログラム
に変換する必要がなくなシ、コンパイルするための時間
を省略し、かつターゲット計算機を用いなくてもプログ
ラムデバッグが可能となるという効果がある。
ースコードのレベルで模擬実行するソースコード解析プ
ログラムを設けたので、ソースプログラムをデバッグす
る場合にこれをコンパイルしてオブジェクトプログラム
に変換する必要がなくなシ、コンパイルするための時間
を省略し、かつターゲット計算機を用いなくてもプログ
ラムデバッグが可能となるという効果がある。
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図に示す装置の動作を示すフローチャート、第3
図は従来の方法を示すブロック図である。 (1)ハソースコードファイル、(2)はソースコード
解析プログラム、(3)は処理結果ファイル、(4)は
テストデータ、(5)は入力装置、(6)は処理結果デ
ータ、(力は出力装置。 尚、各図中同一符号は同−又は相当部分を示す。
は第1図に示す装置の動作を示すフローチャート、第3
図は従来の方法を示すブロック図である。 (1)ハソースコードファイル、(2)はソースコード
解析プログラム、(3)は処理結果ファイル、(4)は
テストデータ、(5)は入力装置、(6)は処理結果デ
ータ、(力は出力装置。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 デバッグの対象となるソースプログラムを記憶するソー
スコードファイルをプログラムデバッグを実行する計算
機に接続する段階、 上記ソースコードファイルからソースコードを読出して
解析し、この解析結果に従って上記ソースプログラムを
模擬的に実行し、この実行によって処理されたデータを
処理結果ファイルに記憶し、この処理結果ファイルの記
憶を読出して処理結果データとして出力するようプログ
ラム制御を実行するソースコード解析プログラムを作成
し、上記計算機に格納する段階、 上記ソースコード解析プログラムを制御し、上記ソース
プログラムのデバッグのためのテストを実行させるテス
トプログラムと、このテストプログラムのため上記ソー
スコード解析プログラムに入力するテストデータとを上
記計算機に格納する段階、 上記ソースコード解析プログラムにより上記ソースプロ
グラムを模擬的に実行して上記テストデータを処理して
得た処理結果データを処理結果ファイルに格納する段階
、 出力装置により上記処理結果ファイルから処理結果デー
タを出力する段階、 を備えたプログラムデバッグ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61078758A JPS62235652A (ja) | 1986-04-04 | 1986-04-04 | プログラムデバツグ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61078758A JPS62235652A (ja) | 1986-04-04 | 1986-04-04 | プログラムデバツグ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62235652A true JPS62235652A (ja) | 1987-10-15 |
Family
ID=13670796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61078758A Pending JPS62235652A (ja) | 1986-04-04 | 1986-04-04 | プログラムデバツグ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62235652A (ja) |
-
1986
- 1986-04-04 JP JP61078758A patent/JPS62235652A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6286132B1 (en) | Debugging support apparatus, a parallel execution information generation device, a computer-readable recording medium storing a debugging support program, and a computer-readable recording medium storing a parallel execution information generation program | |
KR940703049A (ko) | 처리 태스크를 신호 프로세서 및 이것과 인터페이스하는 의사 결정 마이크로 프로세서로 분할하는 시스템 | |
JPS6116100B2 (ja) | ||
KR0125605B1 (ko) | 프로그램의 아키덱쳐 변환방법 및 장치와 그 방법 및 장치를 사용하여 프로그램의 동작을 검증하는 방법 및 장치 | |
JPH08314760A (ja) | プログラム開発支援装置 | |
JPS62235652A (ja) | プログラムデバツグ方法 | |
JPH10187461A (ja) | 言語処理方式 | |
Egger et al. | Formal specification of a safe PLC language and its compiler | |
EP1297456A2 (en) | Tcl pli, a framework for reusable, run time configurable test benches | |
JP2811804B2 (ja) | 変数出力範囲指定方式 | |
JPH0895817A (ja) | 情報処理装置の試験方法 | |
JPH06101045B2 (ja) | データフロー型情報処理装置のシミュレーション装置 | |
JPS62214444A (ja) | シミユレ−シヨン方法 | |
JPS6365542A (ja) | デバツグ方式 | |
JPH06231003A (ja) | 実行可能ファイルのデバッガ | |
JPS63217433A (ja) | プログラム実行制御方式 | |
JPH0468446A (ja) | デバッグ支援装置 | |
JPS61246845A (ja) | プログラムデバツグ方法 | |
JPH03189737A (ja) | プログラム開発装置 | |
JPH02115953A (ja) | シミュレータ | |
JPH01273144A (ja) | ソフトウエア開発支援装置 | |
JPH0619731B2 (ja) | プログラムの単体テスト方式 | |
JPH0481940A (ja) | テルト網羅状況表示方式 | |
JPS62135958A (ja) | シミユレ−シヨン方式 | |
Garmer et al. | Automatic test equipment software testing |