JPS6346858B2 - - Google Patents
Info
- Publication number
- JPS6346858B2 JPS6346858B2 JP3488981A JP3488981A JPS6346858B2 JP S6346858 B2 JPS6346858 B2 JP S6346858B2 JP 3488981 A JP3488981 A JP 3488981A JP 3488981 A JP3488981 A JP 3488981A JP S6346858 B2 JPS6346858 B2 JP S6346858B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- shift register
- memory
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004048 modification Effects 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピユータにおいて、メ
モリのアドレスを指定する回路に関する。
モリのアドレスを指定する回路に関する。
マイクロコンピユータにおいては、その命令語
長を短かくするために命令語のフイールドの中に
メモリのアドレス指定部を持たず、専用のアドレ
スレジスタを設け、ある特別の命令によりそのア
ドレスレジスタに必要なアドレスの初期値を設定
し、以後の演算命令において１ビツトないし２ビ
ツト程度の長さのフイールドで、そのアドレスレ
ジスタの値の修飾を指令することが行なわれる。
実際のプログラムでは、アドレスは規則的に変化
することが多いので、この方法により命令語長を
大巾に短縮することができる。
長を短かくするために命令語のフイールドの中に
メモリのアドレス指定部を持たず、専用のアドレ
スレジスタを設け、ある特別の命令によりそのア
ドレスレジスタに必要なアドレスの初期値を設定
し、以後の演算命令において１ビツトないし２ビ
ツト程度の長さのフイールドで、そのアドレスレ
ジスタの値の修飾を指令することが行なわれる。
実際のプログラムでは、アドレスは規則的に変化
することが多いので、この方法により命令語長を
大巾に短縮することができる。
しかし、ある種の応用分野では、命令語長をさ
らに短かくすることが要求されることがある。本
発明は、演算命令中のアドレス修飾指令フイール
ドをなくすことを可能にし、この要求に答えるも
のである。
らに短かくすることが要求されることがある。本
発明は、演算命令中のアドレス修飾指令フイール
ドをなくすことを可能にし、この要求に答えるも
のである。
この目的を達成するため、本発明のアドレス指
定回路は、メモリのアドレスを保持するレジスタ
と、アドレス修飾指令を保持する可変長サイクリ
ツクシフトレジスタと、前記シフトレジスタの最
終段の内容に基き前記レジスタの内容を修飾する
算術論理演算ユニツトとからなることを特徴とす
る。
定回路は、メモリのアドレスを保持するレジスタ
と、アドレス修飾指令を保持する可変長サイクリ
ツクシフトレジスタと、前記シフトレジスタの最
終段の内容に基き前記レジスタの内容を修飾する
算術論理演算ユニツトとからなることを特徴とす
る。
以下本発明の実施例を図によつて詳細に説明す
る。
る。
第１図は、本発明のアドレス指定回路の使用例
の１つを示す図であり、１はマイクロコンピユー
タのデータバス、２は本発明のアドレス指定回
路、３はデータバス１からアドレス指定回路２へ
の初期値設定のための信号線、４はメモリ、５は
アドレス指定回路２からメモリ４へのアドレス信
号線、６はCPUからのメモリアクセス要求信号、
７はCPUからの初期値設定要求信号である。
の１つを示す図であり、１はマイクロコンピユー
タのデータバス、２は本発明のアドレス指定回
路、３はデータバス１からアドレス指定回路２へ
の初期値設定のための信号線、４はメモリ、５は
アドレス指定回路２からメモリ４へのアドレス信
号線、６はCPUからのメモリアクセス要求信号、
７はCPUからの初期値設定要求信号である。
第２図は、本発明のアドレス指定回路の実施例
のブロツク図であり、８はメモリへのアドレスを
保持するレジスタ、９はアドレス修飾指令を保持
する可変長サイクリツクシフトレジスタ、１０は
シフトレジスタ９の最終段の内容に基き、レジス
タ８の内容を修飾するための算術論理演算ユニツ
トである。
のブロツク図であり、８はメモリへのアドレスを
保持するレジスタ、９はアドレス修飾指令を保持
する可変長サイクリツクシフトレジスタ、１０は
シフトレジスタ９の最終段の内容に基き、レジス
タ８の内容を修飾するための算術論理演算ユニツ
トである。
CPUは、最初にメモリ４のアドレスの初期値
シフトレジスタ９の段数およびシフトレジスタ９
の段数個分のアドレス修飾指令を、データバス３
を介し、初期値設定要求信号７により、それぞれ
レジスタ８およびシフトレジスタ９に設定する。
通常これは、演算命令とは異なるある特別の命令
により行なわれる。
シフトレジスタ９の段数およびシフトレジスタ９
の段数個分のアドレス修飾指令を、データバス３
を介し、初期値設定要求信号７により、それぞれ
レジスタ８およびシフトレジスタ９に設定する。
通常これは、演算命令とは異なるある特別の命令
により行なわれる。
以後、CPUが通常の演算命令を実行する度に、
メモリアクセス要求信号６が真になり、レジスタ
８の内容をアドレスとして、メモリ４がアクセス
される。また、このときシフトレジスタ９の最終
段の内容に従つてレジスタ８の内容が、算術論理
演算ユニツト１０によつて修飾され、その値が、
メモリアクセス信号７によつて、レジスタ８に設
定される。また同時に、メモリアクセス信号７に
よつて、シフトレジスタ８は１段サイクリツクに
シフトされる。
メモリアクセス要求信号６が真になり、レジスタ
８の内容をアドレスとして、メモリ４がアクセス
される。また、このときシフトレジスタ９の最終
段の内容に従つてレジスタ８の内容が、算術論理
演算ユニツト１０によつて修飾され、その値が、
メモリアクセス信号７によつて、レジスタ８に設
定される。また同時に、メモリアクセス信号７に
よつて、シフトレジスタ８は１段サイクリツクに
シフトされる。
以上のように、本発明のアドレス指定回路によ
れば、演算命令中のアドレスレジスタ修飾指令フ
イールドをなくすことが可能になるものである。
また、一般にプログラム中ではある演算列を必要
な回数だけ反復するということが多い。この反復
単位となるべき演算列中のメモリアクセスがｎ回
であるとすると、このｎ通りのメモリアクセスを
可能にするような長さｎのアドレス修飾指令列
を、可変長サイクリツクシフトレジスタ９に初期
設定し、しかもこのとき可変長サイクリツクシフ
トレジスタの段数がｎになるように初期設定すれ
ば、必要なアドレス修飾が反復終了時まで実現さ
れる。
れば、演算命令中のアドレスレジスタ修飾指令フ
イールドをなくすことが可能になるものである。
また、一般にプログラム中ではある演算列を必要
な回数だけ反復するということが多い。この反復
単位となるべき演算列中のメモリアクセスがｎ回
であるとすると、このｎ通りのメモリアクセスを
可能にするような長さｎのアドレス修飾指令列
を、可変長サイクリツクシフトレジスタ９に初期
設定し、しかもこのとき可変長サイクリツクシフ
トレジスタの段数がｎになるように初期設定すれ
ば、必要なアドレス修飾が反復終了時まで実現さ
れる。
第１図は、本発明のアドレス指定回路の使用例
の１つを示す図であり、第２図は、本発明の実施
例のブロツク図である。 第１図において、１はデータバス、２はアドレ
ス指定回路、３は初期値設定信号線、４はメモ
リ、５はアドレス信号線、６はメモリアクセス要
求信号、７は初期値設定要求信号である。第２図
において、８はレジスタ、９は可変長サイクリツ
クシフトレジスタ、１０は算術論理演算ユニツト
である。
の１つを示す図であり、第２図は、本発明の実施
例のブロツク図である。 第１図において、１はデータバス、２はアドレ
ス指定回路、３は初期値設定信号線、４はメモ
リ、５はアドレス信号線、６はメモリアクセス要
求信号、７は初期値設定要求信号である。第２図
において、８はレジスタ、９は可変長サイクリツ
クシフトレジスタ、１０は算術論理演算ユニツト
である。
Claims (1)
- １ メモリのアドレスを指定するための回路にお
いて、メモリのアドレスを保持するレジスタと、
アドレス修飾指令を保持する可変長サイクリツク
シフトレジスタと、前記可変長サイクリツクシフ
トレジスタの最終段の内容に基き前記レジスタの
内容を修飾する算術論理演算ユニツトとを有する
ことを特徴とするアドレス指定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3488981A JPS57150038A (en) | 1981-03-11 | 1981-03-11 | Address designating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3488981A JPS57150038A (en) | 1981-03-11 | 1981-03-11 | Address designating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150038A JPS57150038A (en) | 1982-09-16 |
| JPS6346858B2 true JPS6346858B2 (ja) | 1988-09-19 |
Family
ID=12426717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3488981A Granted JPS57150038A (en) | 1981-03-11 | 1981-03-11 | Address designating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57150038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213722A (ja) * | 1989-02-15 | 1990-08-24 | Aichi Tokei Denki Co Ltd | タービン式ガスメータ |
-
1981
- 1981-03-11 JP JP3488981A patent/JPS57150038A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213722A (ja) * | 1989-02-15 | 1990-08-24 | Aichi Tokei Denki Co Ltd | タービン式ガスメータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150038A (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241053B2 (ja) | ||
| US4779232A (en) | Partial write control apparatus | |
| US4047245A (en) | Indirect memory addressing | |
| US4870563A (en) | Information processing apparatus having a mask function | |
| JPS6346858B2 (ja) | ||
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6148174B2 (ja) | ||
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP3222647B2 (ja) | メモリバンク自動切替システム | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JP3045731B2 (ja) | シーケンス制御方式 | |
| JPH0226252B2 (ja) | ||
| JPH0158522B2 (ja) | ||
| JPH02205937A (ja) | 情報処理システム | |
| JPS63301338A (ja) | 制御メモリ付記憶装置 | |
| JPS6116084B2 (ja) | ||
| JPS61250753A (ja) | アドレス拡張方式 | |
| JPH0398119A (ja) | 記憶装置 | |
| JPH0512071A (ja) | トレース回路 | |
| JPH03122735A (ja) | 汎用キャッシュメモリコントローラ | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPH01204118A (ja) | 情報処理装置 | |
| JPS6337404B2 (ja) | ||
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS6180428A (ja) | デ−タ処理装置 |