JPS58112152A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS58112152A JPS58112152A JP21566281A JP21566281A JPS58112152A JP S58112152 A JPS58112152 A JP S58112152A JP 21566281 A JP21566281 A JP 21566281A JP 21566281 A JP21566281 A JP 21566281A JP S58112152 A JPS58112152 A JP S58112152A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- output
- rom
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は読み出し専用記憶装置（以下ＲＯＭと略す）と
ランダムアクセス記憶装置（以下ＲＡＭと略す）をチッ
プ上に搭載した半導体集積回路に関する。
ランダムアクセス記憶装置（以下ＲＡＭと略す）をチッ
プ上に搭載した半導体集積回路に関する。
近年半導体集積回路技術の発展くよプ１チップの大規模
集積回路（以下ＬＳＩと略す）上に演算処理回路とＲＯ
Ｍ＋ＲＡＭのような配憶装置を搭載した１チップマイク
ロコンビ＾−夕と呼ばれる情報処理装置が出現した。こ
の１チツプマイクロコンピユータは急速にその集積度を
めげ、より大きなシステムがその上に実現できるように
なった◇従来ｌチップマイクロコンビエータにおいて。
集積回路（以下ＬＳＩと略す）上に演算処理回路とＲＯ
Ｍ＋ＲＡＭのような配憶装置を搭載した１チップマイク
ロコンビ＾−夕と呼ばれる情報処理装置が出現した。こ
の１チツプマイクロコンピユータは急速にその集積度を
めげ、より大きなシステムがその上に実現できるように
なった◇従来ｌチップマイクロコンビエータにおいて。
ＲＯＭまたはＲＡＭを搭載する場合第１図に示すように
各々の目的のＲＯＭ４やＲＡＭ７に個別に３．６のアド
レスレジスタや５．９の出力保持レジスタといつ九周辺
制御回路をもつことが行なわれてきた。ところで、ａｍ
化技術の進歩により、記憶素子の寸法はますます小さく
な９％その同一バタ／を繰り返して並べるという設計か
ら記憶素子の部分の面積は非常に小さくすることが可能
となりてきた。このため、容量の小さなＲＯＭやＲＡＭ
では、周辺制御回路の方が記憶素子部の面積より相対的
に大きくなるという現象が現われてき九。
各々の目的のＲＯＭ４やＲＡＭ７に個別に３．６のアド
レスレジスタや５．９の出力保持レジスタといつ九周辺
制御回路をもつことが行なわれてきた。ところで、ａｍ
化技術の進歩により、記憶素子の寸法はますます小さく
な９％その同一バタ／を繰り返して並べるという設計か
ら記憶素子の部分の面積は非常に小さくすることが可能
となりてきた。このため、容量の小さなＲＯＭやＲＡＭ
では、周辺制御回路の方が記憶素子部の面積より相対的
に大きくなるという現象が現われてき九。
本発明はこのような現象に鑑み几ＯＭ、ＲＡＭの周辺側
−回路の構成を変更することによシ、よりハードウェア
の量の少ない半導体集積回路を提供することを目的とす
る。
−回路の構成を変更することによシ、よりハードウェア
の量の少ない半導体集積回路を提供することを目的とす
る。
ｌチップマイクロコンビ為−夕において、演算処理回路
やＲＯＭ、ＲＡＭは内部バスによって結合されており、
演算処理回路とＲＯＭとのデータ転送と、演算処理回路
とＲＡＭの間のデータ転送が同時に行なわれることはな
い場合を考えて、第２図に従って本発明の一実施例を説
明する。
やＲＯＭ、ＲＡＭは内部バスによって結合されており、
演算処理回路とＲＯＭとのデータ転送と、演算処理回路
とＲＡＭの間のデータ転送が同時に行なわれることはな
い場合を考えて、第２図に従って本発明の一実施例を説
明する。
内部バス１１を介して１２のＲＯＭ、ＲＡＭ兼用アドレ
スレジスタにアドレスが転送される。
スレジスタにアドレスが転送される。
ＲＯＭ、ＲＡＭ１ｌＥ用アドレスレジスタ１２の出力は
１３のＲＯＭと１４のＲＡＭの両方に入力され、両方を
同時にアクセスする。ＲＯＭ１３とＲＡＭ１４の出力は
、出力を切換える１５の切換え回路に入力され、切換え
制御を行なう制御信号１６によって、ＲＯＭ１３の出力
かＲＡＭ１４の出力か切換えられる。切換えられた出力
は出力保持レジスタ１７に保持され、内部バス１１を介
して転送される。ＲＡＭへのデータ入力はＲＡＭ入力保
持レジスタ１８へ入力され、ＲＡＭに入力される。
１３のＲＯＭと１４のＲＡＭの両方に入力され、両方を
同時にアクセスする。ＲＯＭ１３とＲＡＭ１４の出力は
、出力を切換える１５の切換え回路に入力され、切換え
制御を行なう制御信号１６によって、ＲＯＭ１３の出力
かＲＡＭ１４の出力か切換えられる。切換えられた出力
は出力保持レジスタ１７に保持され、内部バス１１を介
して転送される。ＲＡＭへのデータ入力はＲＡＭ入力保
持レジスタ１８へ入力され、ＲＡＭに入力される。
このように一つのアドレスレジスタの出力をＲＯＭとＲ
ＡＭのアドレスとして使用し、ＲＯＭとＲＡＭの出力を
同一の出力保持レジスタで保持することにより、アドレ
スレジスタと出力保持レジスタのハードウェアを減少さ
せる効率的な回路を実現できる。
ＡＭのアドレスとして使用し、ＲＯＭとＲＡＭの出力を
同一の出力保持レジスタで保持することにより、アドレ
スレジスタと出力保持レジスタのハードウェアを減少さ
せる効率的な回路を実現できる。
上記一実施例ではＲＯＭ、ＲＡＭが各々１つの場合とし
て説明したが、これは何ら本発明の構成を制限するもの
ではなく、複数個のＲＯＭ、ＲＡＭをもつ場合にも適用
可能である。
て説明したが、これは何ら本発明の構成を制限するもの
ではなく、複数個のＲＯＭ、ＲＡＭをもつ場合にも適用
可能である。
第１図は従来のＲＯＭ、ＲＡＭ、およびその周辺回路の
構成例を示すブロック図、第２図は本発明の実施例を示
すブロック図である。 １．２・・・・・・演算処理回路ｓ ２ ＊ １１・・
・・・・内部バス、３・・団・ＲＯＭアドレスレジスタ
、４．１３・・・・・・ＲＯＭ、５・・・・・・ＲＯＭ
出カ出力保持レジスタ６・・・・・・ＲＡＭアドレスレ
ジスタ、７．１４・・・・・・ＲＡＭ。 ８．１８・・・・・・ＲＡＭ入力保持レジスタ、９・・
・・・・ＲＡＭ出力保持レジスタ、１２・φ・・・・Ｒ
ＯＭ、ＲＡＭ兼用アドレスレジスタ、１５・・・・・・
切換え回路、１６・・・・・・制御信号、１７・・・・
・・ＲＯＭ、ＲＡＭ兼用出力保持レジスタ。
構成例を示すブロック図、第２図は本発明の実施例を示
すブロック図である。 １．２・・・・・・演算処理回路ｓ ２ ＊ １１・・
・・・・内部バス、３・・団・ＲＯＭアドレスレジスタ
、４．１３・・・・・・ＲＯＭ、５・・・・・・ＲＯＭ
出カ出力保持レジスタ６・・・・・・ＲＡＭアドレスレ
ジスタ、７．１４・・・・・・ＲＡＭ。 ８．１８・・・・・・ＲＡＭ入力保持レジスタ、９・・
・・・・ＲＡＭ出力保持レジスタ、１２・φ・・・・Ｒ
ＯＭ、ＲＡＭ兼用アドレスレジスタ、１５・・・・・・
切換え回路、１６・・・・・・制御信号、１７・・・・
・・ＲＯＭ、ＲＡＭ兼用出力保持レジスタ。
Claims (1)
- ｄみ出し専用記憶装置とランダムアクセス記憶ｔ＆瞳を
もち、読み出し専用記憶装置とランダムアクセス配憶製
蓋の両方を番地指定するアドレスレジスタと、読み出し
専用記憶装置とランダムアクセス記憶装置の出力を切換
える切換え回路と、前記切換え回路を制御する制御信号
と、前記切換え回路の出力を保持するレジスタを１チツ
プ上に搭載したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566281A JPS58112152A (ja) | 1981-12-24 | 1981-12-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566281A JPS58112152A (ja) | 1981-12-24 | 1981-12-24 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58112152A true JPS58112152A (ja) | 1983-07-04 |
Family
ID=16676095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21566281A Pending JPS58112152A (ja) | 1981-12-24 | 1981-12-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112152A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007048024A2 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Program memory source switching for high speed and/or low power program execution in a digital processor |
| WO2009073532A1 (en) * | 2007-11-30 | 2009-06-11 | Microchip Technology Incorporated | Enhanced microprocessor or microcontroller |
| US8539210B2 (en) | 2007-11-30 | 2013-09-17 | Microchip Technology Incorporated | Context switching with automatic saving of special function registers memory-mapped to all banks |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126424A (ja) * | 1974-08-29 | 1976-03-04 | Tokyo Shibaura Electric Co | Kiokuseigyosochi |
| JPS5418647A (en) * | 1977-07-08 | 1979-02-10 | Xerox Corp | Microprocessor and data processor |
-
1981
- 1981-12-24 JP JP21566281A patent/JPS58112152A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126424A (ja) * | 1974-08-29 | 1976-03-04 | Tokyo Shibaura Electric Co | Kiokuseigyosochi |
| JPS5418647A (en) * | 1977-07-08 | 1979-02-10 | Xerox Corp | Microprocessor and data processor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007048024A2 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Program memory source switching for high speed and/or low power program execution in a digital processor |
| WO2007048024A3 (en) * | 2005-10-20 | 2007-06-07 | Microchip Tech Inc | Program memory source switching for high speed and/or low power program execution in a digital processor |
| WO2009073532A1 (en) * | 2007-11-30 | 2009-06-11 | Microchip Technology Incorporated | Enhanced microprocessor or microcontroller |
| US7996651B2 (en) | 2007-11-30 | 2011-08-09 | Microchip Technology Incorporated | Enhanced microprocessor or microcontroller |
| US8539210B2 (en) | 2007-11-30 | 2013-09-17 | Microchip Technology Incorporated | Context switching with automatic saving of special function registers memory-mapped to all banks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002050624A3 (en) | Processor architecture | |
| US4402065A (en) | Integrated RAM/EAROM memory system | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| JPS58112152A (ja) | 半導体集積回路 | |
| JPH04107033A (ja) | 制御モード選択式通信コントローラ | |
| US6289429B2 (en) | Accessing multiple memories using address conversion among multiple addresses | |
| JPH0447920B2 (ja) | ||
| JP2624394B2 (ja) | ワンチップマイクロコンピュータ | |
| JPH02115957A (ja) | 相対アドレスアクセス方式 | |
| JPH0594366A (ja) | マイクロコンピユータ | |
| JPS6159564A (ja) | 半導体集積回路 | |
| KR200205137Y1 (ko) | 반도체 칩 | |
| JP3149436B2 (ja) | マイクロプロセッサ | |
| KR200233238Y1 (ko) | 듀얼포트램내장형dsp칩 | |
| JPH01195555A (ja) | マイクロコンピュータ | |
| JPS62154395A (ja) | メモリ制御回路 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPS61216073A (ja) | 切替形ｄｍａ回路 | |
| JPH05233439A (ja) | Ｉｃメモリカード | |
| JPH0291888A (ja) | 半導体メモリ | |
| JPH087741B2 (ja) | 半導体集積回路 | |
| JPS6210751A (ja) | マイクロコンピユ−タ回路 | |
| JPH02144957A (ja) | 半導体装置 | |
| JPH02230480A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 |