AT401695B

AT401695B - Einplättchen-mikroprozessoraufbau

Info

Publication number: AT401695B
Application number: AT0368985A
Authority: AT
Original assignee: Sony Corp
Priority date: 1984-12-27
Filing date: 1985-12-19
Publication date: 1996-11-25
Also published as: GB8531799D0; AU5147885A; CN85109704A; CN1033293C; GB2172142A; NL193475B; CA1242803A; NL193475C; AU582409B2; FR2575564B1; GB2172142B; DE3545937A1; FR2575564A1; US5025368A; NL8503492A

Description

AT 401 695 B

Die Erfindung bezieht sich auf einen Einplättchen-Mikroprozessoraufbau mit einem Zentralrecheneinheitsteil, einem Speicher mit wahlfreiem Zugriff und einem nur auslesbaren Speicher, die auf einem rechteckigen Plättchen angeordnet sind.

Bekannte Mikroprozessoren enthalten im allgemeinen eine Zentralrecheneinheit (später CPU genannt), einen Speicher mit wahlfreiem Zugriff (später RAM genannt), einen nur auslesbaren Speicher (später ROM genannt), eine Eingangs/Ausgangs-Einheit, ein Steuerregister für die Programmunterbrechung, eine Taktstufe usw. Bei einem Einplättchen-Mikroprozessor sind alle oben erwähnten Segmente auf einer einzigen Trägerschicht, beispielsweise einem Siliziumplättchen, angebracht. Derartige Mikroprozessoren sind mit ein oder mehreren unterschiedlichen Eingangs/Ausgangs-Einheiten erhältlich, um einen vollständigen Mikroprozessor zu bilden.

Im Stand der Technik ist der Mikroprozessoraufbau nicht so ausgelegt, daß er verschiedene periphere Eingangs/Ausgangs-Einheiten anerkennt. Dadurch wird es schwierig, eine Schnittstelle mit unterschiedlichen peripheren Eingangs/Ausgangs-Einheiten herzustellen. Besonders dann, wenn das Plättchen mit einer unterschiedlichen Reihe von peripheren Einrichtungen kompatibel sein soll, sind beträchtliche Änderungen im Mikroprozessoraufbau erforderlich, da eine Änderung in der peripheren Einrichtung Änderungen im Befehlsteil, dem Befehlsdekoder sowie in der Anordnung des RAM und ROM erfordert, um sich den neuen peripheren Einrichtungen anzupassen. Derartige Änderungen erfordern eine beträchtliche Konstruktionsarbeit und nehmen viel Zeit in Anspruch. Dies führt zu relativ hohen Entwicklungskosten der Plättchen.

Ziel der Erfindung ist es, diese Nachteile zu vermeiden und einen Einplättchen-Mikroprozessoraufbau der eingangs erwähnten Art vorzuschlagen, der leicht eine Schnittstelle mit verschiedenen peripheren Einrichtungen bilden kann.

Erfindugsgemäß wird dies dadurch erreicht, daß der Zentralrecheneinheitsteil von einer Kante des Plättchens begrenzt ist der Zentralrecheneinheitsteil zwischen dem Speicher mit wahlfreiem Zugriff und dem nur auslesbaren Speicher angeordnet ist und ein Eingangs-/Ausgangsteil als Schnittstelle für verschiedene periphere Einrichtungen vorgesehen ist, der zwischen einer parallel zur genannten Kante des Plättchens verlaufenden Begrenzung des Zentralrecheneinheitsteiles und einer dazu parallel verlaufenden benachbarten Kante des Plättchens angeordnet ist.

Durch diese Maßnahmen ergeben sich erhebliche Vorteile im Hinblick auf die Herstellung von Schnittstellen für unterschiedliche periphere Eingangs-/Ausgangseinheiten. So ist durch die vorgeschlagene Architektur eine einfache Anpassung an die für die jeweiligen Anwendungen gegebenen Erfordernisse möglich.

Bei einem erfindungsgemäßen Einplättchen-Mikroprozessor mit einer Vielzahl von peripheren Eingangs-/Ausgangs-Einheiten, die als Schnittstellen mit dem Eingangs-/Ausgangsteil Zusammenwirken, ist es vorteilhaft, wenn das Befehlsregister über Steuerleitungen und der Speicher mit wahlfreiem Zugriff über eine Adressensammelleitung mit den peripheren Eingangs-/Ausgangs-Einheiten verbunden und über diese auch adressiert sind.

Weitere Merkmale und Vorteile der Erfindung werden anhand der Zeichnung näher erläutert.

In den Zeichnungen zeigt:

Fig. 1 die bevorzugte Ausführungsform eines Einplättchen-Mikroprozessoraufbaus gemäß dieser Erfindung;

Fig. 2 den Aufbau von verschiedenen Segmenten der bevorzugten Ausführungsform des Mikroprozessors von Fig.1; und

Fig. 3 das vereinfachte Blockschaltbild der Verbindungen zwischen einem Befehlsdekoder und peripheren Eingangs/Ausgangs-Einheiten.

Nunmehr wird auf die Zeichnungen Bezug genommen, besonders auf Fig. 1. Die bevorzugte Ausführungsform eines Einplättchen-Mikroprozessors enthält einen RAM 1, einem ROM 2, einen Programmzähler 3, eine arithmetische Recheneinheit 6, ein Befehlsregister 4, einen Befehlsdekoder 5, eine Taktstufe 7, eine serielle Eingangs/Ausgangs-Einheit 8 sowie ein Adressenregister 9. Der Programmzähler 3, die arithmetische Recheneinheit 6, das Befehlsregister 4 und der Befehlsdekoder 5 sind vereinigt und bilden die CPU. Zusätzlich werden die Taktstufe 7, die serielle Eingangs/Ausgangs-Einheit 8 sowie das Adressenregister 9 mit der CPU vereinigt, um einen CPU-Kern 10 zu bilden.

Wie Fig. 1 zeigt, sind die oben erwähnten Segmente auf einer Trägerschicht beispielsweise einem Siliziumplättchen 11, angeordnet. Der RAM 1, der CPU-Kern 10 und der ROM 2 sind Seite an Seite angeordnet, wobei der RAM 1 und der ROM 2 an gegenüberliegenden Seiten des CPU-Kerns 10 liegen. Innerhalb des CPU-Kerns 10 liegen das Befehlsregister 4 und der Befehlsdekoder 5 neben dem ROM 2 längs eines Rands des CPU-Kerns 10. Das Befehlsregister 4 und der Befehlsdekoder 5 bilden zusammen einen Dekodierbereich. 2

AT 401 695 B

Der Programmzähler 3, die arithmetische Recheneinheit 6, die Taktstufe 7, die serielle Ein-gangs/Ausgangs-Einheit 8 sowie das Adressenregister 9 liegen parallel zueinander längs der anderen Seite des CPU-Kerns 10.

Obwohl dies in den Zeichnungen nicht dargestellt ist, sei darauf hingewiesen, daß Arbeitsregister, Stapeleinheiten, Datenzeiger für indirekte Adressierung usw. im RAM 1 angeordnet sein können.

Eine Eingangs/Ausgangs-Option 12 liegt neben einem Rand des CPU-Kerns 10 sowie neben den parallelen Rändern des RAM 1 und ROM 2. Die Eingangs/Ausgangs-Option 12 ist so aufgebaut, daß sie eine Schnittstelle mit einer peripheren Einrichtung oder Einrichtungen bilden kann.

Wie Fig. 2 zeigt, besitzen der Programmzähler 3, die arithmetische Recheneinheit 6, die Taktstufe 7, die serielle Eingangs/Ausgangs-Einheit 8 sowie das RAM-Adressenregister 9 die gleiche Anzahl von Bytes sowie die gleiche Anzahl von Bits je Byte. Vom Aufbau her besitzen sie die Form von identischen Blöcken. Wie die Ausführungsform zeigt, besteht jeder Block aus acht Zellen für die Bearbeitung von 8-Bit Daten. Jede Zelle von jedem Block ist für den Eingang und Ausgang mit entsprechenden Zellen der anderen Blöcke verbunden. Datensammelleitungen D, - De, die aus parallelen Metalleitungen bestehen, verlaufen über die ausgerichteten Zellen von allen Blöcken. Bei den Datensammelleitungen werden die Sammelleitungen Di - D* als geradzahlige Detensammelleitungen und die Sammelleitungen Ds - Ds als ungeradzahlige Datensammelleitungen bezeichnet. Steuerleitungen Ci - Cs verlaufen vom Befehlsdekoder 5 längs den entsprechenden Blöcken 3, 6, 7, 8 und 9 im wesentlichen senkrecht zu den Datensammelleitungen. Nur die geradzahligen Datensammelleitungen Di - Dt sind mit dem RAM über Signalleitungen Si - S4 verbunden.

Es ist ersichtlich, daß der CPU-Kern 10 weiters zusätzliche Funtionsblöcke enthalten kann, beispielsweise ein Zustandsanzeigeregister, ein Zwischenregister, den Speicher usw. Derartige Funktionsblöcke besitzen ebenfalls die gleiche Byte- und Blockgröße. Wenn einige Funktionsblöcke eine größere oder kleinere Bitgröße als die anderen Blöcke besitzen, können die Zellen der größeren Blöcke, die eine höhere als die normale Anzahl besitzen, mit den kleineren Blöcken verbunden werden, um Standardblöcke zu bilden. Wenn beispielsweise angenommen wird, daß der Programmzähler 3 dreizehn Bit-Zellen und das Zustandsregister drei Bits besitzt, können die oberen fünf Bits des Programmzählers 3 mit den drei Bits des Zustandsregisters vereint werden, um einen 8-Bit Funktionsblock zu bilden.

Wenn zumindest einige der Funktionsblöcke des CPU-Kerns in identischen Bit- Zellenblöcken angeordnet werden, wobei die Anordnung in einem regelmäßigen Muster erfolgt, wird die für die Funktionsblöcke erforderliche Fläche auf ein Minimum gebracht, da für die Verbindungsleitungen weniger Platz erforderlich ist, beispielsweise für Datensammelleitungen, Steuerleitungen und Signalleitungen.

Fig. 3 zeigt eine alternative Ausführungsform des Mikroprozessoraufbaus gemäß der Erfindung. Bei dieser altivernativen Ausführungsform wird der Adressenzugriff in der peripheren Eingangs/Ausgangs-Einheit oder den Einheiten 12i....12„, die mit dem Mikroprozessor über die Eingangs/Ausgangs-Option 12 verbunden sind, von den gleichen Sammelleitungen vermittelt, die für den RAM 1 verwendet werden. In diesem Fall verzweigen sich die Signalleitungen Si - S4 (Fig. 2), die mit dem Befehlsdekoder 5 verbunden sind, und legen die peripheren Eingangs/Ausgangs-Einheiten 12i....12„ parallel zum RAM 1. Damit können die Steuersignale für das Auslesen und Einschreiben des RAM gemeinsam für die peripheren Eingangs/Ausgangs-Einheiten 12i....12n verwendet werden. In diesem Fall ist ein Adressendekoder 13 vorgesehen, um die peripheren Eingangs/Ausgangs-Einheiten zu adressieren.

Bei der oben erwähnten alternativen Ausführungsform kann das Lese/Schreib-Signal für den RAM gemeinsam für die periphere Eingangs/Ausgangs-Einheit verwendet werden. Daher sind nur Adressiersignale notwendig, um eine Schnittstelle mit den peripheren Eingangs/Ausgangs-Einheiten zu bilden. Dies bedeutet, daß nur die Adressendekodierleitung oder Leitungen für eine Schnittstellenbildung mit peripheren Einrichtungen bereitstehen müssen.

Um eine Schnittstelle mit verschiedenen peripheren Einrichtungen zu bilden, ist es daher nicht notwendig, den Aufbau des CPU-Kerns zu ändern. Wenn weiters das Programm geschrieben wird, können die Befehle für den Speicher, den RAM usw. für eine Arithmetisch/Logische-Operation, die Bit-Verarbeitung usw. auf alle Speicher und Eingangs/Ausgangs-Einheiten gemeinsam angewandt werden, wobei weiters alle Adressierbetriebsarten, die für den Zugriff zu Operanden verwendet werden, auf alle Eingangs/Ausgangs-Einheiten angewandt werden können. Dies liefert eine größere Flexibilität beim Programmaufbau.

Es ist ersichtlich, daß gemäß dieser Erfindung eine Schnittstellenbildung mit verschiedenen peripheren Einrichtungen leichter möglich ist, ohne daß wesentliche Änderungen im Mikroprozessoraufbau und/oder der Befehlsfolge notwendig sind. Daher erfüllt diese Erfindung alle Gegenstände und Vorteile, für die sie gedacht ist.

Obwohl diese Erfindung in Form der bevorzugten Ausführungsform geoffenbart ist, um ein besseres Verständnis der Erfindung zu erleichtern, ist ersichtlich, daß die Erfindung auf verschiedene Arten ausgeführt werden kann, ohne vom Prinzip der Erfindung abzuweichen. Die Erfindung ist daher so zu verstehen, 3

Claims

AT 401 695 B daß sie alle möglichen Ausführungsformen und Abarten der gezeigten Ausführungsformen einschließt, die ausgeführt werden können, ohne vom Prinzip der Erfindung abzuweichen, die in den angeschlossenen Ansprüchen dargelegt ist. Patentansprüche 1. Einplättchen-Mikroprozessoraufbau mit einem Zentralrecheneinheitsteil, einem Speicher mit wahlfreiem Zugriff und einem nur auslesbaren Speicher, die auf einem rechteckigen Plättchen angeordnet sind, dadurch gekennzeichnet, daß der Zentralrecheneinheitsteil (3, 4, 5, 6, 7, 8. 9) von einer Kante (14) des Plättchens (11) begrenzt ist der Zentralrecheneinheitsteil (3, 4, 5, 6, 7, 8, 9) zwischen dem Speicher (2) mit wahlfreiem Zugriff und dem nur auslesbaren Speicher (1) angeordnet ist und ein Eingangs-/Ausgangsteil (12) als Schnittstelle für verschiedene periphere Einrichtungen vorgesehen ist, der zwischen einer parallel zur genannten Kante (14) des Plättchens (11) verlaufenden Begrenzung des Zentralrecheneinheitsteiles (3, 4, 5, 6, 7, 8, 9) und einer dazu parallel verlaufenden benachbarten Kante (15) des Plättchens (11) angeordnet ist.
2. Einplättchen-Mikroprozessoraufbau nach Anspruch 1, dadurch gekennzeichnet, daß der Zentralrecheneinheitsteil (10) ein Befehlsregister (4) und einen Befehlsdekoder (5) umfaßt.
3. Einplättchen-Mikroprozessoraufbau nach Anspruch 2, dadurch gekennzeichnet, daß im Zentralrecheneinheitsteil (10) ein Taktgeber (7) vorgesehen ist.
4. Einplättchen-Mikroprozessoraufbau nach Anspruch 1, mit einer Vielzahl von peripheren Ein-gangs/Ausgangs-Einheiten (8), die als Schnittstellen mit dem Eingangs-ZAusgangsteil (12) Zusammenwirken, gekennzeichnet durch daß das Befehlsregister (4) über Steuerleitungen (Ci - Cs) und der Speicher (1) mit wahlfreiem Zugriff über eine Adressensammelleitung (S1-S4) mit den peripheren Eingangs/Ausgangs-Einheiten (8) verbunden und über diese auch adressierbar sind.
5. Einplättchen-Mikroprozessoraufbau nach Anspruch 4, dadurch gekennzeichnet, daß im Zentralrecheneinheitsteil (10) ein Adressendekoder (13) für den Speicher (1) mit wahlfreiem Zugriff vorgesehen ist, um Adressen in den peripheren Eingangs/Ausgangs-Einheiten aufzusuchen, und daß vom Adressendekoder (13) Adressendekodierleitungen in den Eingangs-/Ausgangsteil (12) geführt sind. Hiezu 2 Blatt Zeichnungen 4