FR2575564A1 - Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques - Google Patents
Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques Download PDFInfo
- Publication number
- FR2575564A1 FR2575564A1 FR8519332A FR8519332A FR2575564A1 FR 2575564 A1 FR2575564 A1 FR 2575564A1 FR 8519332 A FR8519332 A FR 8519332A FR 8519332 A FR8519332 A FR 8519332A FR 2575564 A1 FR2575564 A1 FR 2575564A1
- Authority
- FR
- France
- Prior art keywords
- input
- cpu core
- output
- ram
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
L'INVENTION CONCERNE UN MICROPROCESSEUR A ARCHITECTURE NOUVELLE QUI PEUT FACILEMENT ETRE RELIE A DIVERS DISPOSITIFS PERIPHERIQUES. LE MICROPROCESSEUR EST CONSTITUE D'UN NOYAU DE CPU 10, D'UNE RAM 1, D'UNE ROM 2 ET D'UN DISPOSITIF A OPTIONS D'ENTREE-SORTIE 11. LA RAM EST CONTIGUE A UN BORD DU NOYAU DE CPU ET LA ROM EST CONTIGUE AU BORD OPPOSE DU NOYAU DE CPU. LE DISPOSITIF A OPTIONS D'ENTREE-SORTIE EST CONTIGU A UN TROISIEME BORD DU NOYAU DE CPU ET A DES BORDS PARALLELES DE LA RAM ET DE LA ROM. LE DISPOSITIF A OPTIONS D'ENTREE-SORTIE EST DESTINE A ASSURER LA LIAISON AVEC DES DISPOSITIFS PERIPHERIQUES DIVERS. LE NOYAU DE CPU COMPREND LE CPU ET LES ELEMENTS UTILISES EN COMMUN POUR FORMER UN MICROPROCESSEUR COMPLET. CES ELEMENTS COMMUNS PEUVENT COMPRENDRE UN REGISTRE D'ADRESSE 9 DE RAM QUI FACILITE L'ACCES AU CPU DE LA PART DES DISPOSITIFS PERIPHERIQUES.
Description
La présente invention concerne de façon générale un microprocesseur
présentant une nouvelle architecteure. Plus spécialement, l'invention se rapporte à un microprocesseur ayant une architecture qui permet qu'il lui soit facilement donné accès de la part d'un dispositif en option ou périphérique. De manière plus particulière, l'invention traite d'une architecture
de microprocesseur qui rend plus facile l'application de micro-
processeurs,fait d'une seule puce, à des appareils électroménagers.
Des microprocesseurs connus comprennent de façon générale une unité centrale de traitement (ou CPU), une mémoire vive (ou RAM), une mémoire morte (ou ROM), une unité d'entrée-sortie (ou I/O), un registre de commande d'interruption, une unité de mesure de temps, etc. Dans le cas d'un microprocesseur en une seule puce, les éléments ci-dessus mentionnés sont tous montés sur un unique substrat, par exemple une puce de silicium. Ces microprocesseurs sont également fréquemment disponibles dans des versions possédant une ou plusieurs unités d'entrée-sortie périphériques différentes
afin de former un microprocesseur complet.
Dans la technique antérieure, l'architecture du micro-
processeur n'est pas destinée à accepter diverses unités d'entrée-
sortie périphériques. Ceci rend difficile la liaison avec différents types d'unités d'entrée-sortie périphériques. En particulier, pour rendre la puce compatible avec un ensemble différent de dispositifs périphériques, des changements importants dans l'architecture du microprocesseur sont nécessaires, puisqu'une variation dans les dispositifs périphériques impose des variations dans l'ensemble d'instructions, le décodeur d'instruction et l'agencement des
RAM et des ROM,pour les adapter aux nouveaux dispositifs périphé-
riques. Ces modifications demandent un important travail de conceptualisation et un temps prolongé. Ceci conduit à des coûts
assez élevés pour la mise au point de la puce.
C'est donc un objet principal de l'invention de
proposer un microprocesseur à architecture nouvelle pouvant faci-
lement être relié avec divers dispositifs périphériques.
Pour accomplir le but ci-dessus indiqué, ainsi que d'autres buts, un microprocesseur selon l'invention est généralement constitué d'un noyau d'unité centrale de traitement (CPU), d'une RAM, d'une ROM et d'un dispositif à options d'entrée-sortie. La RAM est disposée d'un côté du noyau du CPU, et la ROM est disposée
de L'autre côté du CPU. Le dispositif à options d'entrée-
sortie est contigu au noyau du CPU et aux mémoires RAM et ROM. Le dispositif à options d'entrée-sortie est conçu pour permettre
La Liaison avec divers dispositifs périphériques.
Dans La structure préférée, le noyau du CPU comprend
un CPU et des éLéments couramment utilisés pour former un micro-
processeur compLet. Ces éLéments communs peuvent comporter un registre d'adresse de RAM qui facilite L'accès au CPU de la part
des dispositifs périphériques.
SeLon un aspect de L'invention, Le microprocesseur comprend un noyau de CPU possédant un premier, un deuxième et un troisième bord périphérique, lesquels premier et deuxième bords périphériques sont disposés de part et d'autre du noyau de CPU et sont reliés par le troisième bord périphérique, la RAM étant conticuë au premier bord périphérique du noyau de CPU, La ROM étant contiguë au deuxième bord périphérique du noyau de CPU, et un dispositif à options d'entrée-sortie étant en mesure d'effectuer la liaison avec divers dispositifs périphériques et étant contigu au troisième bord périphérique du noyau de CPU et aux bords
périphériques paraLLètes des mémoires RAM et ROM.
Le noyau de CPU comprend un décodeur d'instruction contigu au deuxième bord périphérique. Le noyau de CPU comprend en outre divers blocs de fonction qui se trouvent respectivement perpendiculaires aux premier et deuxième bords périphériques et
sont disposés côte à côte et parallèlement les uns aux autres.
Les blocs de fonction se trouvent sensiblement parallèles au dispositif à options d'entrée-sortie. Les blocs de fonction comportent un registre de dispositif de mesure de temps. Les
blocs de fonction comportent un registre d'entrée-sortie série.
Les blocs de fonction ont tous La même longueur de bits et
sensiblement le même nombre de bytes.
Le microprocesseur comprend en outre plusieurs unités d'entrée-sortie périphériques en liaison avec le dispositif à options d'entrée-sortie, et La-RAM possède un bus d'adresse
qui sert également à adresser Les unités d'entrée-sortie péri-
phériques. Le noyau de CPU possède un décodeur d'adresse de RAM servant à localiser des adresses dans les unités d'entrée-sortie périphériques, lequel décodeur d'adresse de RAM possède des lignes de décodage d'adresse s'étendant jusque dans le dispositif à options d'entrée-sortie.
La description suivante, conçue à titre d'illustration
de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexes, parmi lesquels: la figure I montre le mode de réalisation préféré d'un microprocesseur en une seule puce selon l'invention; la figure 2 montre la disposition de différents éléments du mode de réalisation préféré du microprocesseur de la figure I; et la figure 3 est un schéma de principe simplifié de
connexions entre un décodeur d'instruction et des unités d'entrée-
sortie périphériques.
On se reporte maintenant aux dessins, et en particulier à la figure 1. Le mode de réalisation préféré d'un microprocesseur en une seule puce comprend une RAM 1, une ROM 2, un compteur de programme (PC) 3, une unité d'opération arithmétique-logique (ALU) 6, un registre d'instruction (IR) 4, un décodeur d'instruction
(PLA) 5, un dispositif de mesure de temps 7, une unité d'entrée-
sortie série 8, et unregistre d'adresse 9. Le compteur de programme 3, l'unité d'opération arithmétique-logique 6, le registre d'instruction 4 et le décodeur d'instruction 5 sont combinés pour former le CPU. De plus, le dispositif de mesure de temps 7, l'unité d'entrée-sortie série 8 et le registre d'adresse 9 sont combinés avec le CPU pour former un noyau de CPU 10. Comme représenté sur la figure 1, les éléments précédents sont disposés sur un substrat 11, par exemple une puce de silicium. La RAM 1, le noyau de CPU 10 et la ROM 2 sont placés côte à côte, la RAM 1 et la ROM 2 étant disposées de part et d'autre du noyau de CPU 10. A l'intérieur du noyau de CPU 10, le registre d'instruction 4 et le décodeur d'instruction 5 sont contigus à la ROM 2 le Long d'un bord du noyau de CPU 10. Le registre d'instruction 4 et te décodeur
d'instruction 5 forment ensemble une zone de décodeur.
Le compteur de programme 3, l'unité arithmétique-
logique 6, le dispositif de mesure de temps 7, l'unité d'entrée-
sortie série 8 et Le registre d'adresses 9 sont disposés parallèle-
ment entre eux le long de l'autre côté du noyau de CPU 10.
IL faut noter que, bien que ceci ne soit pas représenté sur les dessins, des registres de travail, des zones de piles, un pointeur de données d'adressage indirect, etc., sont prévus dans
la RAM 1.
Un dispositif à options d'entrée-sortie 11 est contigu à un bord du noyau de CPU 10 et est également contigu aux bords parallètes de La RAM 1 et de la ROM 2. Le dispositif à options d'entrée-sortie 11 est conçu pour faire la liaison
avec un ou plusieurs dispositifs périphériques.
Comme représenté sur La figure 2, le compteur de
programme 3, l'unité d'opération arithmétique-logique 6, le disposi-
tif de mesure de temps 7, l'unité d'entrée-sortie série 8 et le registred'adresse 9 de RAM ont tous Le même nombre de bytes et le même nombre de bits par byte. D'un point de vue structure, ils ont la forme de blocs identiques. Dans le mode de réalisation représenté, chacun des blocs est constitué de 8 cellules permettant de manipuler des données de 8 bits. Chaque cellule de chaque bloc
est connectée en entrée et en sortie avec des cellules correspon-
dantes des autres blocs. Un bus de données D1-D8 constitué de lignes métalliques parallèles s'étend transversalement aux cellules alignées de tous Les blocs. Dans le bus de données, les lignes D1-D4 sont rapportées au bus de données pair, et les lignes D5-D8 sont appelées le bus de données impair. Des lignes de commande D1-C4 s'étendent depuis le décodeur d'instructions 4 le long de blocs respectivement correspondants 3, 6, 7, 8 et 9 sensiblement perpendiculairement au bus de données. Le seul bus de données pair D1 -D4 est connecté à la RAM par l'intermédiaire de lignes de signal S1- S4 Comme on L'aura noté, le noyau de CPU 10 peut comporter également des blocs de fonction supplémentaires, par exemple un registre d'étiquette d'état, un registre temporaire, un accumulateur, etc. Ces blocs de fonction ont également même taille de byte et même taille de bloc. Dans les cas o certains blocs de fonction ont une taille de byte plus grande ou plus petite que les autres, les cellules des blocs les plus gros, dépassant le nombre normal, peuvent être couplées avec des cellules plus petites pour former des blocs normalisés. Par exemple, si l'on suppose que le compteur de programme 3 possède 13 cellules de bit et que le registre d'état possède 3 bits, les 5 bits supérieurs du compteur de programme 3 peuvent être combinés avec les trois bits du registre d'état pour
former un bloc de fonction à 8 bits.
En disposant au moins certains des blocs de fonction
du noyau de CPU en blocs de cellules de bits identiques et en dis-
posant ceux-ci suivant une configuration régulière, on minimise l'aire nécessaire aux blocs de fonction, en partie en raison du fait qu'il faut une moindre aire pour les lignes de connexion, par exemple le
bus de données, les lignes de commande et les lignes de signaux.
La figure 3 présente un autre mode de réalisation du microprocesseur selon l'invention. Dans cet autre mode de réalisation, l'accès aux adresses de l'unité ou des unités d'entrée-sortie
périphériques 121,..,12n, qui doivent être connectées au micro-
processeur par l'intermédiaire du dispositif à options d'entrée-
sortie 11, passe par le bus qui est employé pour la RAM 1. Dans ce cas, les lignes de signaux S1-S4 (figure 2) qui sont connectées au décodeur d'instructions 5 se ramifient et se connectent aux unités d'entrée-sortie périphériques 121,...,12n en parallèle avec la RAM 1. Ainsi, des signaux de commande permettant de lire et d'écrire dans la RAM peuvent être utilisés de manière commune pour les unités d'entrée-sortie périphériques 121,...,12n. Dans ce cas,
un décodeur d'adresses 13 sera prévu pour adresser les unités d'entrée-
sortie périphériques.
Avec cet autre mode de réalisation, on peut utiliser en commun le signal de lecture-écriture de la RAM pour l'unité d'entrée-sortie périphérique. Ainsi, seuls des signaux d'adressage sont nécessaires pour la liaison avec les unités d'entrée-sortie périphériques. Ceci signifie que seules une ou plusieurs lignes de décodage d'adresse sont nécessaires pour assurer la liaison avec
des dispositifs périphériques.
-Par conséquent, pour faire La liaison avec divers dispositifs périphériques, il n'est pas nécessaire de changer la structure du noyau de CPU. En outre, lors de l'écriture de programmes, des instructions destinées à l'accumulateur, à la RAM, etc. en vue d'opérations arithmétiques-logiques, de traitement de bits, etc., sont applicables à tous les accumulateurs et toutes les unités d'entrée-sortie en commun, tandis que, de plus, tous les modes d'adressage utilisés pour accéder aux opérandes sont applicables à toutes les unités d'entrée-sortie. Ceci assure une plus grande
souplesse pour la réalisation des programmes.
Comme on l'aura noté, selon l'invention, la liaison avec divers dispositifs périphériques sera rendue plus facile sans qu'il soit besoin de modifier notablement l'architecture du microprocesseur et, ou bien, l'ensemble d'instructions. Ainsi, l'invention a rempli tous Les buts et avantages indiqués
précédemment.
Bien entendu, l'homme de l'art sera en mesure d'imaginer,
à partir des microprocesseurs dont la description vient d'être
donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre
de l'invention.
Claims (9)
1. Microprocesseur, caractérisé en ce qu'il entre dans son architecture: un noyau de CPU (10) possédant un premier, un deuxième et un troisième bord périphériques, lesquels premier et deuxième bords périphériques sont placés de part et d'autre dudit noyau de CPU et sont reliés par ledit troisième bord périphérique; une RAM (1) contiguë audit premier bord périphérique dudit noyau de CPU; une ROM (2) contiguë audit deuxième bord périphérique dudit noyau de CPU; et un dispositif à options d'entréesortie (11) qui
est en mesure d'assurer la liaison avec divers dispositifs péri-
phériques et est contigu audit troisième bord périphérique dudit noyau de CPU et aux bords périphériques parallèles desdites mémoires
RAM et ROM.
2. Microprocesseur selon la revendication 1, caractérisé en ce que ledit noyau de CPU comprend un décodeur d'instruction
(5) contigu audit deuxième bord périphérique.
3. Microprocesseur selon la revendication 2, caractérisé en ce que ledit noyau de CPU comprend en outre divers blocs de fonction se trouvant respectivement perpendiculaires auxdits premier et deuxième bords périphériques et disposés côte à côte
et parallèlement entre eux.
4. Microprocesseur selon la revendication 3, caractérisé
en ce que lesdits blocs de fonction se trouvent sensiblement paral-
lèles audit dispositif à options d'entrée-sortie.
5. Microprocesseur selon la revendication 4, caractérisé en ce que lesdits blocs de fonction comportent un registre (7) de
dispositif de mesure de temps.
6. Microprocesseur selon la revendication 4, caractérisé
en ce que lesdits blocs de fonction comportent un registre d'entrée-
sortie série (8).
7. Microprocesseur selon la revendication 4, caractérisé en ce que lesdits blocs de fonction ont tous la même longueur de
bits e.t sensiblement le même nombre de bytes.
8. Microprocesseur selon la revendication 1, caractérisé en ce qu'il comprend en outre plusieurs unités d'entrée-sortie
périphériques se reliant audit dispositif à options d'entrée-
sortie, et ladite RAM possède un bus d'adresse (D1-D8) qui sert
également à adresser lesdites unités d'entrée-sortie périphériques.
9. Microprocesseur selon la revendication 8, caractérisé en ce que ledit noyau de CPU possède un décodeur d'adresse de
RAM servant à localiser les adresses dans lesdites unités d'entrée-
sortie périphériques, lequel décodeur d'adresse de RAM possède
Ues lignes de décodage d'adresse s'étendant jusque dans ledit dispo-
sitif à-options d'entrée-sortie.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281593A JPH0658691B2 (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
| JP59281594A JPH0632052B2 (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
| JP28159284A JPS61156356A (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2575564A1 true FR2575564A1 (fr) | 1986-07-04 |
| FR2575564B1 FR2575564B1 (fr) | 1989-07-28 |
Family
ID=27336859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8519332A Expired FR2575564B1 (fr) | 1984-12-27 | 1985-12-27 | Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5025368A (fr) |
| CN (1) | CN1033293C (fr) |
| AT (1) | AT401695B (fr) |
| AU (1) | AU582409B2 (fr) |
| CA (1) | CA1242803A (fr) |
| DE (1) | DE3545937A1 (fr) |
| FR (1) | FR2575564B1 (fr) |
| GB (1) | GB2172142B (fr) |
| NL (1) | NL193475C (fr) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993001563A1 (fr) * | 1991-07-08 | 1993-01-21 | Seiko Epson Corporation | Architecture risc de microprocesseur avec dependances architecturales isolees |
| US5448705A (en) * | 1991-07-08 | 1995-09-05 | Seiko Epson Corporation | RISC microprocessor architecture implementing fast trap and exception state |
| US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5560032A (en) * | 1991-07-08 | 1996-09-24 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US5961629A (en) * | 1991-07-08 | 1999-10-05 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| US5983334A (en) * | 1992-03-31 | 1999-11-09 | Seiko Epson Corporation | Superscalar microprocessor for out-of-order and concurrently executing at least two RISC instructions translating from in-order CISC instructions |
| US7844797B2 (en) | 1992-09-29 | 2010-11-30 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243700A (en) * | 1988-12-30 | 1993-09-07 | Larsen Robert E | Port expander architecture for mapping a first set of addresses to external memory and mapping a second set of addresses to an I/O port |
| US5253181A (en) * | 1989-04-27 | 1993-10-12 | Kawasaki Steel Corporation | Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer |
| US5274770A (en) * | 1992-07-29 | 1993-12-28 | Tritech Microelectronics International Pte Ltd. | Flexible register-based I/O microcontroller with single cycle instruction execution |
| DE69329778T2 (de) | 1992-09-29 | 2001-04-26 | Seiko Epson Corp., Tokio/Tokyo | System und verfahren zur handhabung von laden und/oder speichern in einem superskalar mikroprozessor |
| JPH08212185A (ja) * | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US7487339B2 (en) * | 2001-10-12 | 2009-02-03 | Mips Technologies, Inc. | Method and apparatus for binding shadow registers to vectored interrupts |
| US7552261B2 (en) * | 2001-10-12 | 2009-06-23 | Mips Technologies, Inc. | Configurable prioritization of core generated interrupts |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349870A (en) * | 1979-09-05 | 1982-09-14 | Motorola, Inc. | Microcomputer with programmable multi-function port |
| US4471426A (en) * | 1981-07-02 | 1984-09-11 | Texas Instruments Incorporated | Microcomputer which fetches two sets of microcode bits at one time |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471461A (en) * | 1977-12-02 | 1984-09-11 | Texas Instruments Incorporated | Variable function programmed system |
| US4447881A (en) * | 1980-05-29 | 1984-05-08 | Texas Instruments Incorporated | Data processing system integrated circuit having modular memory add-on capacity |
| US4393464A (en) * | 1980-12-12 | 1983-07-12 | Ncr Corporation | Chip topography for integrated circuit communication controller |
| DE3121174C2 (de) * | 1981-05-27 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung in einem Prozessor |
| JPS59119925A (ja) * | 1982-12-27 | 1984-07-11 | Toshiba Corp | 論理回路 |
| US4649474A (en) * | 1983-09-23 | 1987-03-10 | Western Digital Corporation | Chip topography for a MOS disk memory controller circuit |
-
1985
- 1985-12-18 NL NL8503492A patent/NL193475C/nl not_active IP Right Cessation
- 1985-12-18 CA CA000497959A patent/CA1242803A/fr not_active Expired
- 1985-12-18 US US06/810,192 patent/US5025368A/en not_active Expired - Lifetime
- 1985-12-19 AT AT0368985A patent/AT401695B/de not_active IP Right Cessation
- 1985-12-19 AU AU51478/85A patent/AU582409B2/en not_active Expired
- 1985-12-23 DE DE19853545937 patent/DE3545937A1/de not_active Ceased
- 1985-12-24 GB GB08531799A patent/GB2172142B/en not_active Expired
- 1985-12-27 FR FR8519332A patent/FR2575564B1/fr not_active Expired
- 1985-12-27 CN CN85109704.9A patent/CN1033293C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349870A (en) * | 1979-09-05 | 1982-09-14 | Motorola, Inc. | Microcomputer with programmable multi-function port |
| US4471426A (en) * | 1981-07-02 | 1984-09-11 | Texas Instruments Incorporated | Microcomputer which fetches two sets of microcode bits at one time |
Non-Patent Citations (1)
| Title |
|---|
| IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. SC-18, no. 3, juin 1983, pages 245-249, IEEE, New York, US; G. MEUSBURGER et al.: "A 1.5 V CMOS 4-bit microcomputer needs only 100muW" * |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256720B1 (en) | 1991-07-08 | 2001-07-03 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| US6959375B2 (en) | 1991-07-08 | 2005-10-25 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| WO1993001563A1 (fr) * | 1991-07-08 | 1993-01-21 | Seiko Epson Corporation | Architecture risc de microprocesseur avec dependances architecturales isolees |
| US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5560032A (en) * | 1991-07-08 | 1996-09-24 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US5689720A (en) * | 1991-07-08 | 1997-11-18 | Seiko Epson Corporation | High-performance superscalar-based computer system with out-of-order instruction execution |
| US5832292A (en) * | 1991-07-08 | 1998-11-03 | Seiko Epson Corporation | High-performance superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US5961629A (en) * | 1991-07-08 | 1999-10-05 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| US7555632B2 (en) | 1991-07-08 | 2009-06-30 | Seiko Epson Corporation | High-performance superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US6038654A (en) * | 1991-07-08 | 2000-03-14 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| US6038653A (en) * | 1991-07-08 | 2000-03-14 | Seiko Epson Corporation | High-performance superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US6092181A (en) * | 1991-07-08 | 2000-07-18 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6101594A (en) * | 1991-07-08 | 2000-08-08 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6128723A (en) * | 1991-07-08 | 2000-10-03 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US7941635B2 (en) | 1991-07-08 | 2011-05-10 | Seiko-Epson Corporation | High-performance superscalar-based computer system with out-of order instruction execution and concurrent results distribution |
| US5481685A (en) * | 1991-07-08 | 1996-01-02 | Seiko Epson Corporation | RISC microprocessor architecture implementing fast trap and exception state |
| US6272619B1 (en) | 1991-07-08 | 2001-08-07 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6282630B1 (en) | 1991-07-08 | 2001-08-28 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US6647485B2 (en) | 1991-07-08 | 2003-11-11 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6915412B2 (en) | 1991-07-08 | 2005-07-05 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6934829B2 (en) | 1991-07-08 | 2005-08-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US6948052B2 (en) | 1991-07-08 | 2005-09-20 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5448705A (en) * | 1991-07-08 | 1995-09-05 | Seiko Epson Corporation | RISC microprocessor architecture implementing fast trap and exception state |
| US6986024B2 (en) | 1991-07-08 | 2006-01-10 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US7028161B2 (en) | 1991-07-08 | 2006-04-11 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution and concurrent results distribution |
| US7162610B2 (en) | 1991-07-08 | 2007-01-09 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5983334A (en) * | 1992-03-31 | 1999-11-09 | Seiko Epson Corporation | Superscalar microprocessor for out-of-order and concurrently executing at least two RISC instructions translating from in-order CISC instructions |
| US6263423B1 (en) | 1992-03-31 | 2001-07-17 | Seiko Epson Corporation | System and method for translating non-native instructions to native instructions for processing on a host processor |
| US7844797B2 (en) | 1992-09-29 | 2010-11-30 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
| US7861069B2 (en) | 1992-09-29 | 2010-12-28 | Seiko-Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1033293C (zh) | 1996-11-13 |
| CA1242803A (fr) | 1988-10-04 |
| AU5147885A (en) | 1986-07-03 |
| CN85109704A (zh) | 1986-07-02 |
| AT401695B (de) | 1996-11-25 |
| NL193475B (nl) | 1999-07-01 |
| NL8503492A (nl) | 1986-07-16 |
| GB2172142A (en) | 1986-09-10 |
| FR2575564B1 (fr) | 1989-07-28 |
| GB8531799D0 (en) | 1986-02-05 |
| GB2172142B (en) | 1988-10-19 |
| NL193475C (nl) | 1999-11-02 |
| US5025368A (en) | 1991-06-18 |
| DE3545937A1 (de) | 1986-07-10 |
| AU582409B2 (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2575564A1 (fr) | Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques | |
| EP0481881B1 (fr) | Circuit intégré à sécurité d'accès amélioré | |
| US7302545B2 (en) | Method and system for fast data access using a memory array | |
| FR2752466A1 (fr) | Dispositif processeur integre de signaux numeriques | |
| US5872802A (en) | Parity generation and check circuit and method in read data path | |
| FR2606903A1 (fr) | Procede et dispositif de gestion de points d'arret dans un moniteur de logiciel | |
| JPH11248804A (ja) | Ｉｃテスト用データ処理装置 | |
| FR2632090A1 (fr) | Commande du fonctionnement en pipe-line d'un systeme de micro-calculateur utilisant le dimensionnement dynamique des bus avec un processeur 80386 et une unite de commande d'antememoire 82385 | |
| FR2655169A1 (fr) | Processeur a plusieurs unites de traitement microprogrammees. | |
| FR2841670A1 (fr) | Procede et dispositif pour une communication d'information entre des processeurs a controle mutuel | |
| FR2513410A1 (fr) | Microprocesseur et procede pour imbriquer les acces en memoire de ce microprocesseur | |
| US6209075B1 (en) | Method and apparatus for extending memory of an integrated circuit | |
| EP0171856B1 (fr) | Processeur pour le traitement de signal et structure de multitraitement hiérarchisée comportant au moins un tel processeur | |
| US7555637B2 (en) | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions | |
| JP2002230977A (ja) | マルチポートメモリのアービタ装置及び半導体装置 | |
| EP0698851B1 (fr) | Système lecteur de carte à mémoire ou à puce | |
| FR2632092A1 (fr) | Circuit de conditionnement d'ecriture d'antememoire retarde pour un systeme de microcalculateur a bus double comprenant une unite 80386 et une unite 82385 | |
| EP0575229A1 (fr) | Procédé pour partager une mémoire à accès direct entre deux processeurs asynchrones et circuit électronique pour la mise en oeuvre de ce procédé | |
| EP1372074B1 (fr) | Procédé et système de gestion des événements | |
| EP0012663A1 (fr) | Dispositif de réduction du temps d'accès aux informations contenues dans une mémoire d'un système de traitement de l'information | |
| EP0683455B1 (fr) | Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée | |
| EP2499570A1 (fr) | Procede et dispositif d'optimisation d'execution d'applications logicielles dans une architecture multiprocesseur comprenant plusieurs controleurs d'entree/sortie et unites de calcul secondaires | |
| FR2475763A1 (fr) | Processeur numerique a structure pipeline | |
| FR2897174A1 (fr) | Processeur comportant une interface de debogage integree controlee par l'unite de traitement du processeur | |
| BE1001290A4 (fr) | Dispositif d'arbitrage d'acces a memoire direct. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |