DE3121174C2 - Schaltungsanordnung in einem Prozessor - Google Patents

Abstract

Für die schnelle Abarbeitung von in Programmschleifen programmierten, höherwertigen Funktionen wird im Prozessor ein virtueller Instruktionsspeicher (VIS) vorgesehen, in den kontinuierlich die auszuführenden Instruktionen abgespeichert werden. Neue Instruktionen werden aus dem virtuellen Instruktionsspeicher (VIS) geholt, wenn sie in diesem vorhanden sind.

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Prozessoren besitzen Instruktionssätze mit einfachen Funktionen, die erst durch die Programmierung in der Lage sind, höherwertige Funktionen, wie z. B. Suchbefehle innerhalb von Datenfeldern, oder Blocktransfer innerhalb des Hauptspeichers und ähnliches auszuführen..

Höherwertige Funktionen sind meistens dadurch gekennzeichnet, daß sie bei ihrer Abarbeitung durch den Prozessor Programmschleifen, die mehrmals durchlaufen werden, zur Folge haben. Zum Beispiel werden bei einem Suchbefehl innerhalb eines Datenfeldes ein oder mehrere Bytes mit den Bytes des Vergleichsfeldes verglichen. Im Prozessor wird dabei eine Programmschleife durchlaufen, bei deren Verarbeitung Arbeitsspeicheradressen fortlaufend verändert werden. Eine solche Schleife wird dann so oft durchlaufen, wie es der Anzahl der zu vergleichenden Datenworte entspricht.

Dabei muß über die gemeinsamen Adress- und Datensammelleitungen, den sog. Bus, der den Prozessor mit den externen Geräten wie z. B. Programm-, Datenspeicher und Peripheriegeräten verbindet, zeitlich nacheinander das Ein- und Auslesen der Daten und der Instruktionen ausgeführt werden. Die Zeit, die f.'ir das Einlesen der Instruktionen in den Prozessor benötigt wird, verringert die mögliche Leistung des Prozessors im Hinbhck auf eine möglichst schnelle Abarbeitung des Programms.

ίο Man versucht diesem Umstand dadurch Rechnung zu tragen, daß einige höherwertige und spezielle Instruktionen zusätzlich zu dem üblicherweise einfachen Instruktionssatz vorgesehen werden. Beim Einsatz solcher Prozessoren zeigt es sich aber, daß meist auch noch

is einige andere komplexere Instruktionen nötig sind.

Aus der US-PS 33 37 851 ist eine Schaltungsanordnung bekannt, bei der neben dem langsamen Hauptspeicher ein schneller HilfsSpeicher vorgesehen ist. Vom Programmzähler adressierte Instruktionen werden beim erstmaligen Abarbeiten parallel in ein Instruk-LiOnSfcgiStcr UTiu ΐΠ ucii SCimcucn rliliSSpciCiicT eingeschrieben. Bei einem Rücksprung des Programnizählers auf eine schon einmal abgearbeitete Instruktion wird diese, falls sie im Hilfsspeicher adressiert werden kann, aus diesem und sonst aus dem Hauptspeicher in das Instruktionsregister beschrieben. Ein wahlfreier Zugriff zu den im HilfsspeFeher stehenden Instruktionen ist bei dieser Schaltungsanordnung nicht möglich.

Aus der DE-AS 27 02 556 ist eine Schaltungsanordnung bekannt, die ein die jeweils nächsten von dem Mikroprozessor auszuführenden Befehle aufnehmendes Fifo-Register aufweist

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung der eingangs genannten Art für einen Prozessor anzugeben, mit der die Speicherzugriffszeiten bei der Abarbeitung von Befehlsschleifen, wie sie insbesondere bei Interpretationen höherer Funktionen auftreten, verkürzt werden.
Diese Aufgabe wird erfKidungigcmäß durch die im Anspruch 1 angegebenen Merkmale gelöst.

Ein wesentlicher Vorteil der Erfindung besteht darin, daß der Bus hauptsächlich für den Datentransfer benutzt werden kann. Um den Bus möglichst selten für das Einlesen von Instruktionen aus einem externen Programmspeicher in den Prozessor zu benutzen, werden gemäß einer Ausgestaltung der Erfindung diese Instruktionen fortlaufend in einen Schreib-Lesespeicher, einen sog. virtuellen Instruktionsspeicher eingeschrieben. Werden nun mittels dieser Instruktionen Programmschleifen abgearbeitet, so bedeutet das, daß am Ende der Schleife ein Rücksprung auf den Anfang der Schleife erfolgt, d. h. auf eine Instruktion, die bereits einmal eingelesen wurde und somit im Prozessor, und zwar im virtuellen Instruktionsspeicher vorhanden ist.

Ob diese Instruktion, auf die der Rücksprung erfolgen soll, vorhanden ist. wird durch Vergleich der zugehörenden Instruktionsadresse mit der höchsten und der niedrigsten in der Schaltungsanordnung vorhandenen Instruktionsadresse ermittelt. Die Adressen, die miteinander verglichen werden, sind identisch mit den Instruktionsadressen des Prozessorsystems. Wird eine Instruktionsadresse bzw. die zugehörige Instruktion im virtuellen Instruktionsspeicher gefunden, so wird sie parallel zur Abarbeitung der vorhergehenden Instruktion bereitgestellt.

Ist eine Instruktion nicht im virtuellen Instruktionsspeicher vorhanden, so wird diese aus dem externen Programmspeicher in den virtuellen Instruktionsspei-

eher eingeschrieben. Gleichzeitig werden das, die virtuelle Speicheradresse der eingegebenen Instruktion anzeigende Register, und die, die Anzahl der gespeicherten Instruktionen anzeigende Kippstufe auf den aktuellen Stand gebracht

Ein weiterer Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß zur Ermittlung der virtuellen Speicheradresse nicht zwei Register, sondern nur ein Registei und eine Kippstufe verwendet werden.

Im folgenden wird die Erfindung anhand eines in den Figuren dargestellten Ausführungsbeispiels näher beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild der im Prozessor vorgesehenen Schaltungsanordnung,

Fig.2 ein Ablaufdiagramm zur Erläuterung der Funktion der Schaltungsanordnung nach F i g. 1.

Das in Fig. 1 dargestellte Blockschaltbild, bei dem nur die zum Verständnis der Erfindung erforderlichen Schaltungsteile dargestellt sind, besteht aus einem extern angeordneten Programmspeicher PS, einem Programmzähier FZ, drei Registern RegA, RegB und Regl, von denen das letztere ein Instruktionsregisttv ist, zwei Subtrahierern SubA und SubB, einer Kippstufe K, einem Multiplexer Mx und einem virtuellen Instruktionsspeicher VIS. Diese Schaltungsbausteine sind über einen Bus Fund ein Steuerleitungssystem 5zusammengeschaltet.

Zur Erläuterung der Funktion der in F i g. 1 gezeigten Schaltungsanordnung wird im folgenden auch auf das in F i g. 2 dargestellte Ablaufdiagramm verwiesen.

Es wird angenommen, daß vom Programmzähler PZ des Prozessors eine neue Instruktionsadresse IA auf den Bus B gegeben wird. Diese liegt dann am Adreßeingang des externen Programmspeichers PS, am Eingang des ersten Registers RegA und an einem Eingang des ersten Subtrahierers SubA an. Das erste Register RegA enthält jeweils die Instruktionsadresse der zuletzt aus dem externen Programmspeicher PS in den virtuellen Instruktionsspeicher VIS eingeschriebenen Instruktion. Der Ausgang des ersten Registers RegA liegt am anderen Eingang des ersten Subtrahierers SubA an. Im ersten Subtrahierer SuM wird nun der Adreßabstand AD als die Differenz aus dem Inhalt des ersten Registers RegA und der neuen Instruktionsadresse IA gebildet. Der Ausgang des ersten Subtrahierers SubA liegt an dem einen Hingang des zweiten Subtrahieren SuW? an.

Im zweiten Register RegB steht die virtuelle Speicheradresse VSA der zuletzt aus dem externen Programmspeicher PS in den virtuellen Instruktionsspeicher V/S eingeschriebene;! Instruktion, d. h. eine virtuelle Speicheradresse VSA zwischen 0 und einer Zahl N. Die Zahl A'gibt an, wieviele Speicheradressen VSA im virtuellen Instruktionsspeicher VYSfürdie Belegung mit Instruktionen vorhanden sind. Die Zahl N kann für ein praktisches Beispiel den Wert 16 haben. Der Ausgang des zweiten Registers RegB liegt am anderen Eingang des zweiten Subtrahierers SubB an Das zweite Register RegB arbeitet modulo Adreßbereich des virtuellen Instruktionsspeichers VIS, d. h. auf die höchste virtuelle Speicheradresse VSA = N folgt VSA = 0. (RegB + 1 = N + 1 = 0).

Im zweiten Subtrahierer SubB wird die virtuelle Speicheradresse VSA als Differenz aus dem Inhalt des zweiten Registers RegB und dem Adreßabstand AD ermittelt und sowohl auf den Adreßeingang des virtuellen Instruktionsspeichers VIS als auch auf den Eingang des zweiten Registers /?e,g-ß gegeben.

Die Kippstufe K dient zur Anzeige von zwei BeIegungszuständen K = O und K = 1, des virtuellen Instruktionssoeichers VIS mit gültigen Intruktionen. Zeigt die Kippstufe K den Wert K = 0 an, so steht die Anzahl der gültigen Instruktionen im zweiten Register RegB, una zwar als virtuelle Speicheradresse VSA der zuletzt in den virtuellen Instruktionsspeicher VIS eingeschriebenen Instruktion. Zeigt die Kippstufe K den Wert K — 1 an, so heißt das, daß der virtuelle Instruktionsspeicher VIS vollständig mit gültigen Instruktionen be- legt ist. Die gültigen Instruktionen wurden, beginnend mit der virtuellen Speicheradresse VSA = 0 kontinuierlich bis VSA = N eingeschrieben. Die Kippstufe K wird vom zweiten Subtrahierer SubB auf den Wert K = 1 gesetzt, wenn, mit der virtuellen Speicheradresse VSA = 0 beginnend, die höchste virtuelle Speicheradresse VSA = /V das erstemal erreicht wird.

Der Multiplexer Mx dient zur wr.hlweisen Verbindung des Instruktionsregisters Regl entweder mit dem virtuellen Instruktionsspeicher V/Soder mit dem externen Programmspeicher PS.

Wann vom Multiplexer Mx welche Verbindung hergestellt wird, wird im folgenden im Zusammenhang mit verschiedenen Steuerungsabläufen beschrieben.
Zunächst wird davon ausgegangen, daß bei einem kontinuierlichen Vorwärtszählen des Programmzählers PZ, d. h. daß auf die Instruktionsadresse IA die Instruktionsadresse IA + 1 folgt, die zugehörenden Instruktionen aus dem externen Programmspeicher PS mit der virtuellen Speicheradresse VSA gleich 0 beginnend kon-

tinuierlich in den virtuellen Instruktionsspeicher VIS eingeschrieben werden. In diesem Fall steht im ersten Subtrahierer SubA als Differenz aus dem Inhalt des ersten Registers RegA und der neuen Jnstruktionsadresse IA immer der Adreßabstand AD = — 1.

Der zweite Subtrahierer SubB bildet aus dem Inhalt des zweiten Registers RegB und dem Adreßabstand AD die zur neuen Instruktionsadresse IA gehörende virtuelle Speicheradresse VSA, die gleich ist dem um 1 höheren Inhalt des zweiten Registers RegB (RegB + 1). In den zu dieser virtuellen Speicheradresse VSA gehörenden Speicherplatz des virtuellen Instruktionsspeichers VIS wird die zur neuen Instruktionsadresse IA gehörende Instruktion aus dem externen Programmspeicher PS eingeschrieben. Parallel dazu wird diese Instruktion auch über den Multiplexer Mx in das Instruktiortsregister Regl geschrieben. Gleichzeitig werden die neue Instruktionsadresse IA in das erste ,Register RegA und die im zweiten Subtrahierer SubB stehende virtuelle Speicheradresse VSA in das zweite Register RegB geschrieben. Diese Funktionen werden vom ersten Subtrahierer SubA über das Steuerleitungssystem S bewirkt.

Wenn im zweiten Subtrahierer SubB das erstemal die höchste virtuelle Speicheradresse VSA — N gebildet wurde, wird von di?sem die Kippstufe K a-if den Wert K = 1 gesetzt. In diesem Fall sind alle Speicherplätze im virtuellen Ins'.ruktionsspeicher VIS, beginnend mit der virtuellen Speicheradresse VSA = 0 bis VSA = N, kontinuierlich mit gültigen Instruktionen belegt.

Da das zweite Register RegB modulo Adreßbereich des virtueilen Instruktionsspeichers V/S arbeitet, wird, wenn die Kippstufe K den Wert K = 1 anzeigt, das Einschreiben der Instruktion aus dem externen Programmspeicher PS in den virtuellen Instruktionsspeieher V/S fortgesetzi, wöbe: wieder mit der virtuellen Speicheradresse VSA gleich 0 begonnen wird. Diese wird vom Ausgang des zweiten Subtrahierers SubB an den Adreßeingang des virtuellen Instruktionsspeichers

V/5 gelegt. Parallel dazu wird diese Instruktion über den Multiplexer Mx auch in das Instruktionsregister Regl und die neue Instruktionsadresse IA in das erste Register RegA geschrieben. Solange die Kippstufe K den Wert K = 1 anzeigt, sind im virtuellen Instruktionsspeicher WSaIIe NSpeicherplätze mit gültigen Instruktionen belegt.

Wenn im Programmablauf ein Vorwärtssprung durch den Programmzähler ausgeführt wird, dann steht im ersten Subtrahierer SubA ein negativer Adreßabstand AD. wobei der Adreßabstand AD ungleich —1 ist. In diesem Fall werden vom ersten Subtrahierer SuM über das Steuerleitungssystem S das zweite Register RegB und die Kippstufe K auf 0 gesetzt, und der zweite Subtrahierer SubB so geschaltet, daß sein anderer Eingang, der mit dem Ausgang des zweiten Registers RegB verbunden ist, auf den Ausgang gegeben wird. Das Einschreiben der Instruktionen aus dem externen Programmspeicher PS in den virtuellen Instruktionsspeicher VIS wird fortgesetzt, wieder beginnend mit der virtuellen Speicheradresse VSA = 0, die vom Ausgang des zweiten Subtrahierers SubB an den Adreßeingang des virtuellen Instruktionsspeichers V/S gelegt wird. Parallel dazu wird diese Instruktion über den Multiplexer Mx auch in das Instruktionsregister Regl und die neue Instruktionsadresse IA in das erste Register RegA geschrieben.

Wenn im Programmablauf ein Rückwärtssprung durch den Programmzähler PZ ausgeführt wird, dann steht im ersten Subtrahierer SubA ein positiver Adreßabstand AD. Ist dieser größer als die Zahl N, so steht die zur neuen Instruktionsadresse IA gehörende Instruktion nicht im virtuellen Instruktionsspeicher V/S. Vom ersten Subtrahierer werden über dar· Steuerleitungssystem S das zweite Register RegB und die Kippstufe K auf 0 gesetzt, und der zweite Subtrahierer SubB so geschaiiei, daß sein anderer Eingang, der mit dem Ausgang des zweiten Registers RegB verbunden ist, auf den Ausgang gegeben wird. Das Einschreiben der Instruktionen aus dem externen Programmspeicher PS wird fortgesetzt, wieder beginnend mit der virtuellen Speicheradresse VSA = 0, die vom Ausgang des zweiten Subtrahierers SubB an den Adreßeingang des virtuellen Instruktionsspeichers V/S gelegt wird. Parallel dazu wird diese Instruktion über den Multiplexer Mx auch in das Instruktionsregister und die neue Instruktionsadresse in das erste Register RegA geschrieben.

Ergibt sich bei einem Rückwärtssprung des Programmzählers PZ im ersten Subtrahierer SubA für den Adreßabstand AD ein Wert, der kleiner ist als die Zahl N, so wird im zweiten Subtrahierer SubB die zur neuen Instruktionsadresse IA gehörende virtuelle Speicheradresse VSA ermittelt. Ergibt sich für diese ein negativer Wert, und zeigt die Kippstufe K den Wert K = 0 an, so ist die zur neuen Instruktionsadresse IA gehörende Instruktion nicht im virtuellen instruktionsspeicher VIS enthalten. Vom zweiten Subtrahierer SubB werden über das Steuerleitungssystem S das zweite Register RegB und die Kippstufe K auf 0 gesetzt, und der zweite Subtrahierer SubB so geschaltet, daß sein anderer Eingang, der mit dem Ausgang des zweiten Registers RegB verbunden ist, auf den Ausgang gegeben wird. Das Einschreiben der Instruktionen aus dem externen Programmspeicher PS in den virtuellen Instruktionsspeicher ViS wird fortgesetzt, wieder beginnend mit der virtuellen Speicheradresse VSA = 0, die vom Ausgang des zweiten Subtrahierers SubB an den Adreßeingang des virtuellen Instruktionsspeichers VIS gelegt wird.

Parallel dazu wird diese Instruktion über den Multiplexer Mx auch in das Instruktionsregister Regl und die neue Instruktionsadresse in das erste Register RegA geschrieben.

Ergibt sich bei einem Rückwärtssprung des Programmzählers PZ im zweiten Subtrahierer SubB eine positive virtuelle Speicheradresse VSA (AD ist kleiner N), oder zeigt bei einer negativen virtuellen Speicheradresse VSA die Kippstufe K den Wert K = 1 an, so ist die zur neuen Instruktionsadresse IA gehörende Instruktion im virtuellen Instruktionsspeicher V/S enthalten. Vom zweiten Subtrahierer wird der Multiplexer Mx so geschaltet, daß der virtuelle Instruktionsspeicher VIS mit dem Eingang des Instruktionsregisters Regl verbunden ist. Der Ausgang des zweiten Subtrahierers SubB gibt die virtuelle Speicheradresse VSA auf den Adreßeingang des virtuellen Instruktionsspeichers VlS, wodurch die zur neuen Instruktionsadresse IA gehörende Instruktion aus dem virtuellen Instruktionsspeicher V/S über den Multiplexer Mx in das Instruktionsregister Regl geschrieben wird.

Im allgemeinen dürfte ein virtueller Instruktionsspeicher V/S mit 16 virtuellen Speicheradressen VSA, d.h. für 16 Instruktionen ausreichen. Bei Bedarf kann die Einrichtung auch in ihrer Kapazität erweitert werden, oder es können auch mehrere Einrichtungen dieser Art für die gleichzeitige Abspeicherung mehrerer Programmschleifen angeordnet sein, wobei sich die Adressen im Adreßbereich nicht lückenlos aneinanderreihen.

Da das Einschreiben der Instruktion in den virtuellen Instruktionsspeicher VIS vom Prozessor gesteuert werden kann, ergibt sich die vorteilhafte Möglichkeit, daß zusätzlich vom Programm entschieden werden kann, ob Instruktionen eingeschrieben werden oder nicht. Damit können wichtige Programmteile auf Dauer für den schnellen Zugriff in hochintegrierten Schaltkreisen berciigcsieih werden.

Mit der erfindungsgemäßen Anordnung ist dem Benutzer die Möglichkeit gegeben, den vorhandenen Instruktionssatz optimal zur schnellen Abarbeitung von in Schleifen programmierten, höherwertigen Funktionen zu benutzen. Die zeitlichen Vorteile, die sonst nur durch wenige, vom Hersteller im Instruktionssatz vorprogrammierten, höherwertigen Instruktionen gegeben sind, kann der Benutzer nun auf alle höherwertigen Funktionen, die er selbst definiert und in Schleifen programmiert hat, anwenden.

Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Schaltungsanordnung zur Abarbeitung von Programmschleifen für einen Prozessor mit einem Programmzähler, einem Instruktionsregister, einem Programmspeicher, einem Pufferspeicher und einem Multiplexer, über den die Programminstruktionen entweder aus dem Programmspeicher oder, falls sie im Pufferspeicher zur Verfugung stehen, aus diesem dem Instruktionsregister zugeführt werden, dadurch gekennzeichnet,

daß ein erstes Register (Reg A) die Adresse der jeweils zuletzt aus dem Programmspeicher (PS) in den Pufferspeicher (VIS) eingeschriebenen Instruktionen enthält,

ein erster Subtrahierer (Sub A) den aktuellen Adressenabstand (AD) aus dem Inhalt des Registers (RegA) und der aktuellen Instruktionsadresse aus dem ProgEaminzähler (PZ? bildet,
ein zweites Regisier (Reg B) die Anzahl (n) der zuietzt aus dem Programmspeicher (PS)'m den Pufferspeicher (VIS) eingeschriebenen gültigen Instruktionen enthält,

ein zweiter Subtrahierer (Sub B) eine Differenz (VSA) aus dem Adreßabstand (AD) und der Anzahl (n) der gültigen Instruktionen ermittelt, mit dieser Differenz (VSA) den Pufferspeicher (VIS) adressiert und die Differenz (VSA) zugleich auf den Eingang des zweiten Registers (Reg B) gibt,
eine Kippf; tufe (K) in einen Belegtzustand gesetzt wird, wenn eine maximale Anzahl (N) der Pufferspeicherptäize erreicnt wird, und
bei einer Wiederholung der «"!eichen Instruktionsadresse (IA), oder bei einem Rückwärtssprung im Programmzähler (PZ) wenn dieser nicht größer ist als die Anzahl (n) im zweiten Register (Reg B) oder wenn dieser nicht größer ist als die maximale Anzahl (N) und die Kippstufe (K) im Belegtzustand ist, die Programminstruktion aus dem Pufferspeicher (VIS) dem Instruktionsregister zugeführt wird.

2. Schaltungsanordnung nach den Anspruch 1, dadurch gekennzeichnet, daß diese Schaltungsanordnung in einem Mikroprozessor vorgesehen ist.