JPH0658691B2 - マイクロコンピユ−タ - Google Patents

マイクロコンピユ−タ

Info

Publication number
JPH0658691B2
JPH0658691B2 JP59281593A JP28159384A JPH0658691B2 JP H0658691 B2 JPH0658691 B2 JP H0658691B2 JP 59281593 A JP59281593 A JP 59281593A JP 28159384 A JP28159384 A JP 28159384A JP H0658691 B2 JPH0658691 B2 JP H0658691B2
Authority
JP
Japan
Prior art keywords
output device
peripheral input
functional blocks
input
bit size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59281593A
Other languages
English (en)
Other versions
JPS61156361A (ja
Inventor
信久 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59281593A priority Critical patent/JPH0658691B2/ja
Priority to KR1019850009100A priority patent/KR930009755B1/ko
Priority to NL8503492A priority patent/NL193475C/nl
Priority to US06/810,192 priority patent/US5025368A/en
Priority to CA000497959A priority patent/CA1242803A/en
Priority to AU51478/85A priority patent/AU582409B2/en
Priority to AT0368985A priority patent/AT401695B/de
Priority to DE19853545937 priority patent/DE3545937A1/de
Priority to GB08531799A priority patent/GB2172142B/en
Priority to FR8519332A priority patent/FR2575564B1/fr
Priority to CN85109704.9A priority patent/CN1033293C/zh
Publication of JPS61156361A publication Critical patent/JPS61156361A/ja
Publication of JPH0658691B2 publication Critical patent/JPH0658691B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータ、時に家電機器等の制
御用に用いて好適なシングルチップ型のマイクロコンピ
ュータに関する。
〔従来の技術〕
斯の種シングルチップ型のマイクロコンピュータは、中
央処理装置（ＣＰＵ）のほかにランダムアクセスメモリ
（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、入出力
（Ｉ／Ｏ）制御、割込み制御、タイマ等の機能を一つの
シリコンチップ上に構成している。そして、用途型に異
なる周辺入出力装置をチップに組込み、これ等を通常フ
ァミリチップ等と呼んでいる。
中央処理装置は一般にプログラムカウンタ、ステータス
フラグ、算術・論理演算ユニット（ＡＬＵ）、アキュム
レータ（ＡＣＣ）及びテンポラリレジスタ等の機能ブロ
ックで構成されており、また周辺入出力装置としてはタ
イマ，カウンタ，シリアル入出力装置等がある。
〔発明が解決しようとする問題点〕 ところで、斯の種従来のマイクロコンピュータの場合、
中央処理装置の各機能ブロックや周辺入出力装置のブロ
ックサイズ（寸法）はまちまちで、またその処理するビ
ットのサイズも不揃いであった。
従って、各機能ブロック間或は機能ブロックと周辺入出
力装置の相互接続に無駄な配線が多くなり、その面積が
大きくなる等の不都合があった。
この発明は斯る点に鑑みてなされたもので、各機能ブロ
ック間或いは機能ブロックと周辺入出力装置との相互接
続における無駄な配線をなくして相互接続が占める面積
を削除することができるマイクロコンピュータを提供す
るものである。
〔問題点を解決するための手段〕
本発明によるマイクロコンピュータは、中央処理装置を
構成する複数の機能ブロック(1)、(2)、(3)、(4)、(5)
のうち、少なくとも２個の機能ブロックのビットサイズ
を周辺入出力装置(14)のビットサイズに揃えると共に、
命令デコーダ(16)からの制御線を平行に配列したデータ
バス(6)〜(13)に略直交して周辺入出力装置(14)に入力
し、周辺入出力装置(14)のビットサイズに揃えた、機能
ブロック(1)、(2)、(3)、(4)、(5)がデータバス(6)〜(1
3)に直交する方向にデータバス(6)〜(13)の数に対応し
て、セルに分割されると共に、このセルのデータバス
(6)〜(13)に直交する方向のレイアウトのピッチが同一
であるものである。
〔作用〕
中央処理装置を構成する複数の機能ブロックのうち、少
なくとも２個の機能ブロックのビットサイズを周辺入出
力装置のビットサイズに揃えると共に、命令デコーダか
らの制御線を平行に配列したデータバスに略直交して周
辺入出力装置に入力し、周辺入出力装置のビットサイズ
に揃えた、機能ブロックがデータバスに直交する方向に
データバスの数に対応して、セルに分割すると共に、こ
のセルデータバスに直交する方向のレイアウトのピッチ
を同一とする。
〔実施例〕
以下、この発明の一実施例を図に基づいて説明する。
図は一例として各周辺入出力装置のブロックサイズ及び
ビットサイズを揃えた場合を示すもので、同図におい
て、(1)はタイマ、(2)はカウンタ、(3)は制御レジス
タ、(4)はシリアル入出力装置、(5)はランダムアクセセ
メモリアドレスラッチ回路である。これ等は全て同一の
形状となるようにブロックサイズを揃えられており、且
つ扱うビット数も例えば８ビットとビットサイズを揃え
られている。また、これ等はここでは全て８個のセルで
構成されており、隣り合うセルの大きさ或いはセル間を
つなぐデータの入出力位置を揃えられて規則的に配置さ
れる。
(6)〜（13）は金属線で形成されたデータバスであっ
て、データバス(6)〜(9)は偶数アドレス側データバスを
構成し、データバス(10)〜（13）は奇数アドレス型デー
タバスを構成している。これ等のデータバス(3)〜（1
3）はタイマ(1)、カウンタ(2)、制御レジスタ(3)、シリ
アル入出力装置(4)及びアドレスラッチ回路(5)に対して
これ等を横切るようにして平行に設けられている。
また、（14）はランダムアクセスメモリ、（15）はリー
ドオンリメモリ、（16）命令デコーダである。
図示せずも、中央処理装置を構成するプログラムカウン
タ、ステータスフラグ、算術・論理演算ユニット、アキ
ュムレータ、テンポラリレジスタ等の各機能ブロックの
ブロックサイズも上述の各周辺入出力装置のブロックサ
イズと同じくされ、またここでは例えばプログラムカウ
ンタとステータスフラグのビットサイズが上述の各周辺
入出力装置同様８ビットとされている。すなわち例えば
プログラムカウンタが13ビット、ステータスフラグが３
ビットとすると、プログラムカウンタの13ビットを上位
５ビットと下位８ビットにわけ、上位５ビットとステー
タスフラグの３ビットで８ビットを形成し、下位８ビッ
トをそのままとして結局２つの８ビットサイズを得るよ
うにしている。勿論その他のものも適宜８ビットサイズ
としてもよい。
〔発明の効果〕
上述の如くこの発明によれば、中央処理装置を構成する
複数の機能ブロックのうち、少なくとも２個の機能ブロ
ックのビットサイズを周辺入出力装置のビットサイズに
揃えると共に、命令デコーダからの制御線を平行に配列
したデータバスに略直交して周辺入出力装置に入力し、
周辺入出力装置のビットサイズに揃えた、機能ブロック
がデータバスに直交する方向にデータバスの数に対応し
て、セルに分割すると共に、このセルのデータバスに直
交する方向のレイアウトのピッチを同一とするようにし
たので、各機能ブロック間或いは機能ブロックと周辺入
出力装置の相互接続における無駄な配線がなくなり、こ
れ等の配線の占める面積が減少して装置の小型化を図る
ことができ、更に取扱いを簡単にでき、生産効率を向上
でき、歩留まりを向上させることができる。
【図面の簡単な説明】
図はこの発明の一実施例を示す配置図である。 (1)はタイマ、(2)はカウンタ、(3)は制御レジスタ、(4)
はシリアル入出力装置、(5)はランダムアクセスメモリ
アドレスラッチ回路、(6)〜（13）はデータバス、（1
4）はランダムアクセスメモリ（ＲＡＭ）、（15）はリ
ードオンリメモリ（ＲＯＭ）、（16）は命令デコーダで
ある。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】中央処理装置を構成する複数の機能ブロッ
    クのうち、少なくとも２個の機能ブロックのビットサイ
    ズを周辺入出力装置のビットサイズに備えると共に、 命令デコーダからの制御線を平行に配列したデータバス
    に略直交して前記周辺入出力装置に入力し、 前記周辺入出力装置のビットサイズに備えた、前記機能
    ブロックがデータバスに直交する方向にデータバスの数
    に対応して、セルに分割されると共に、該セルのデータ
    バスに直交する方向のレイアウトのピッチが同一である
    ことを特徴とするマイクロコンピュータ。
JP59281593A 1984-12-27 1984-12-27 マイクロコンピユ−タ Expired - Lifetime JPH0658691B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP59281593A JPH0658691B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ
KR1019850009100A KR930009755B1 (ko) 1984-12-27 1985-12-04 마이크로 컴퓨터
NL8503492A NL193475C (nl) 1984-12-27 1985-12-18 Microprocessorinrichting.
US06/810,192 US5025368A (en) 1984-12-27 1985-12-18 Microprocessor with option area adjacent CPU core facilitating interfacing with peripheral devices
CA000497959A CA1242803A (en) 1984-12-27 1985-12-18 Microprocessor with option area facilitating interfacing with peripheral devices
AU51478/85A AU582409B2 (en) 1984-12-27 1985-12-19 Microprocessor with option area facilitating interfacing with peripheral devices
AT0368985A AT401695B (de) 1984-12-27 1985-12-19 Einplättchen-mikroprozessoraufbau
DE19853545937 DE3545937A1 (de) 1984-12-27 1985-12-23 Mikroprozessor
GB08531799A GB2172142B (en) 1984-12-27 1985-12-24 Microprocessors
FR8519332A FR2575564B1 (fr) 1984-12-27 1985-12-27 Microprocesseur a architecture facilitant la liaison avec des dispositifs peripheriques
CN85109704.9A CN1033293C (zh) 1984-12-27 1985-12-27 配有选件区域便于同外围设备连接的微处理机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59281593A JPH0658691B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ

Publications (2)

Publication Number Publication Date
JPS61156361A JPS61156361A (ja) 1986-07-16
JPH0658691B2 true JPH0658691B2 (ja) 1994-08-03

Family

ID=17641306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59281593A Expired - Lifetime JPH0658691B2 (ja) 1984-12-27 1984-12-27 マイクロコンピユ−タ

Country Status (2)

Country Link
JP (1) JPH0658691B2 (ja)
KR (1) KR930009755B1 (ja)

Also Published As

Publication number Publication date
KR930009755B1 (ko) 1993-10-09
KR860005299A (ko) 1986-07-21
JPS61156361A (ja) 1986-07-16

Similar Documents

Publication Publication Date Title
JP2668981B2 (ja) 半導体集積回路
JPH0758631A (ja) 構成可能ロジックアレイ
CA1242803A (en) Microprocessor with option area facilitating interfacing with peripheral devices
US4945469A (en) High speed stack circuit for register data in a microcomputer
JPH0658691B2 (ja) マイクロコンピユ−タ
JP2757445B2 (ja) 半導体装置
JP2505039B2 (ja) 機能ブロック上を通過する配線の配線方法
JPH08212169A (ja) アレイプロセッサ
JPS62273751A (ja) 集積回路
JPH02241062A (ja) 半導体装置のセル配置方法
JP2932776B2 (ja) Ｃｍｏｓ−ｌｓｉのセルのレイアウト方法
JPS63114142A (ja) システムｌｓｉ
JPS6233441A (ja) 半導体集積回路
JPH01152642A (ja) 半導体集積回路
JPS63236153A (ja) 記憶装置
JPS62179744A (ja) 半導体集積回路
JPS59175747A (ja) 半導体集積回路
JPS63190356A (ja) 自動配置配線方法
JPH05152439A (ja) 半導体集積回路
JPH0594366A (ja) マイクロコンピユータ
JPS62122145A (ja) マスタスライス方式ｌｓｉ
JPS62210641A (ja) 半導体集積回路配線方式
JPH0443665A (ja) 半導体装置及びその製造方法
JPS6265158A (ja) 並列処理方式
JPH0831580B2 (ja) 集積回路の配置設計方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term