CN85109704A - 配有选件区域便于同外围设备连接的微处理机 - Google Patents
配有选件区域便于同外围设备连接的微处理机 Download PDFInfo
- Publication number
- CN85109704A CN85109704A CN85109704.9A CN85109704A CN85109704A CN 85109704 A CN85109704 A CN 85109704A CN 85109704 A CN85109704 A CN 85109704A CN 85109704 A CN85109704 A CN 85109704A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- microprocessor
- architecture
- ram
- microcomputer kernel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 51
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 7
- 101150046378 RAM1 gene Proteins 0.000 description 7
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 7
- 101150065817 ROM2 gene Proteins 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
一种新型微处理机结构可以很容易地同各种外围设备连接。这种微处理机一般是由一个单片机核心、一个RAM、一个ROM和一个输入/输出选件制成的。RAM连接在该单片机核心的一个界面，而ROM连接在该单片机核心的相对的另一个界面。输入/输出选件连接在单片机核心的第三界面和平行的RAM、ROM的界面。输入/输出选件是适合于连接各种外围设备。单片机核心包含有CPU和通常用于形成一个完整的微处理机的其它部分。这公共的部份可以包括一个便于外围设备访问CPU的RAM地址寄存器。
Description
本发明一般地说是关于一种新型的微处理机结构。更具体地说，本发明是关于这样的一种微处理机结构，它很容易被选用的设备或外围设备所访问。再进一步明确地说，本发明是关于这样的一种微处理器结构，它使得应用单片微处理机到家用电器上更加容易。
众所周知的微处理机通常由一个中央处理单元（CPU）、一个随机存取存储器（RAM），一个只读存储器（ROM），一个输入/输出（I/O）装置、一个中断控制寄存器、一个定时器等等组成的。对于单片微处理机来说，上述各部份全部装在单块基片上，例如：硅片上。这样的微处理机也常常带有一个或几个不同的外围输入/输出装置，以便形成一个完整的微处理机。
在先有技术中，微处理机结构并没有设计接受各种外围输入/输出装置，这使得它很难于同不同类型外围输入/输出装置相连接。明确地说，为了使这硅片适用于不同的外围设备，微处理机的结构需要很大的变化，因为不同的外围设备需要不同的指令系统、指令译码器和不同配置的RAM和ROM，以适合于新的外围设备。这样的变化需要大量的设计工作和花费很长的时间。这样造成相当高的基片开发费用。
因此，本发明的主要目的就是提供一种新型的微处理机结构，它能够很容易地同各种外围设备相连接。
为了完成上述的目的和其它目的，根据本发明，一种微处理机通常是由一个单片机核心、一个RAM、一个ROM和一个输入/输出选件组成。RAM布置在单片机核心的一边，而ROM设置在单片机核心的另一边。输入/输出选件连接单片机核心和RAM及ROM。该输入/输出选件被设计成能够连接各种外围设备。
在这优选的结构中，单片机核心含有一个CPU和通常用于形成一个完整的微处理机的其它部分。这些公共部份可以包括一个RAM地址寄存器，便于外围设备访问CPU。
根据本发明的一种样式，一个微处理机是这样组成的，包括一个单片机核心，RAM，ROM和一个输入/输出选件。该单片机核心具有第一、第二和第三外围界面，第一和第二外围界面设置在这单片机核心的两边，并由第三晶面连接起来;上述RAM连接在单片机核心的第一外围界面;上述ROM连接在单片机核心的第二外围界面;而输入/输出选件能够同各种外围设备相连接，它连接在单片机核心的第三外围界面以及平行的RAM和ROM外围界面。
单片机核心包含有一个指令译码器，连接在第二外围界面。单片机核心还包含有各种功能块，分别垂直靠近第一和第二外围界面，它们一个挨一个地排列，并且彼此相互平行。
功能块的放置基本上平行于输入/输出选件。功能块包括一个定时器寄存器，还包括一个串行输入/输出寄存器。功能块都有相同位长和基本相同的字节数。
微处理机还包含许多外围输入/输出装置，同输入/输出选件相接，并且RAM有一个地址总线，它也用作为外围输入/输出装置的寻址。
单片机核心有一个RAM地址译码器，用于确定外围输入/输出装置的地址，该RAM地址译码器有地址译码线，延伸到输入/输出选件。
从下面已给出的详细的描述和本发明的最佳实施例的附图，本发明将可以得到更透彻的理解。但是不要把本发明局限于这特定的实施例，这些附图仅仅是用于解释和理解而已。
在这些附图中：
图1表明了根据本发明的一个单片微处理机结构的最佳实施例。
图2表明了图1微处理机的最佳实施例的某些部份的安排。
图3是指令译码器和外围输入/输出装置之间相互连接的示意框图。
现在参看这些附图，特别是图1，一个单片微处理机的最佳实施例包含有RAM1、ROM2、一个程序计算器（PC）3、一个运算器（ALU）6、一个指令寄存器（IR）4、一个指令译码器（PLA）5、一个定时器7、一个串行输入/输出装置8和一个地址寄存器9。程序计算器3、运算器6、指令寄存器4和指令译码器5组成CPU。另外，定时器7、一个串行输入/输出装置8和地址寄存器9同CPU联合形成一个单片机核心10。
就象图1所表明的，上述部份安排在基片11上，例如一个硅片上。RAM1、单片机核心10和ROM2是一个挨一个地排列，RAM1和ROM2排列在单片机核心10的两边。在单片机核心10中，指令寄存器4和指令译码器5连接ROM2于单片机核心10的一个晶面。指令寄存器4和指令译码器5一起组成一个译码器区域。
程序计数器3、运算器6、定时器7、串行输入/输出装置8和地址寄存器9沿着单片机核心10的另一面相互并行地排列。
尽管图上没有表示，但值得欣赏的是工作寄存器、堆栈区域、间接建起数据指针等等都放在RAM1上。
1个输入/输出选件12连接在单片机核心10的一个界面上，也连接于平行的RAM1和ROM2的界面上。这输入/输出选件12是设计来连接一个外围设备或多个设备。
如图2所示，程序计数器3、运算器6、定时器7、串行输入/输出装置8和RAM地址寄存器9都有相同字节数，每字节有相同位数。在结构上，它们有相同的块形式。在这所示的实施例中，每块是由8个单元组成，用于处理8位数据。每块的每个单元同其它块的相应单元相连接，以便输入和输出。由平行的金属线制成的数据总线D1-D8延伸跨过所有块的扫Sin一行的单元。在数据总线中，总线D1-D4被称为偶数据总线，而总线D5-D8被称为奇数据总线。控制线C1-C4从指令译码器4沿着各个相对应的基本上同数据总线相垂直的块3、6、7、8和9延伸。仅仅偶数据总线D1-D4通过信号线S1-S4连接到RAM。
值得欣尝的是，单片机核心10也可以包括附加功能块，例如一个状态标记寄存器、一个暂时寄存器、累加器等等。这些功能块也具有相同的字节和块的大小。假如某些功能块的字节长度比其它功能块或多和或少，这较大块的单元超过标准数部份可以同较小的块连接组成标准块。例如，假定程序计算器3有13位，而状态寄存器有3位，则程序计算器3超额的5位可以同状态寄存器3位联合组成一个8位的功能块。
采用将单片机核心的某些功能块至少排列到相同位数的块和与常规模式相同排列，这样功能块需要的面积最小，部分原因是这样用于连线（例如数据总线、控制线和信号线）的面积较小。
图3表示根据本发明的微处理机结构的另一种实施例。在这种实施例中，访问外围的输入/输出装置，或者单元121……12n的地址是靠用于RAM1的相同总线传递的，这些单元都通过输入/输出选件12连接到微处理机。在这种情况下，连接到指令译码器5的信号线S1-S4（图2）分叉，并与RAM1相并联连接到外围输入/输出单元121-12n。因此，从RAM读出和写入的控制信号可以公用于外围输入/输出单元121-12n。在这种情况下，用地址译码器13来寻址外围输入/输出装置。
对于上述的另一种实施例，RAM的读/写信号一般可以用于外围输入/输出装置。因此，仅仅寻址信号需要用来连接外围输入/输出装置。这意味着仅仅这条地址译码线或一些译码线需要用来同外围设备相连接。
因而，为了同各种外围设备连接，不需要改变单片机核心的结构。而且，当写入软件时、对累加器、RAM等等用来进行算术/逻辑运算、位处理等等的指令都同样适用于所有累加器和共用的输入/输出装置，而用于存取操作数的所有寻址模式也都适用于所有输入/输出装置。这样就为程序设计提供了很大的灵活性。
下面我们将会满意地看到，根据本发明，同各种外围设备相连接将很容易，不需要很大地改变微处理机结构以及（或者）指令系统。因此，本发明达到了前面所追求的所有目的和优点。
当在最佳实施例的条款中公开本发明以便更好地理解本发明时，值得欣尝的是本发明可以用各种方法来实现而不会脱离本发明的原理。因此，本发明应该理解为包括所有可能的实施例和所示实施例的变形。而这些示出的实施例都可能得到实现而不脱离列在附加的权利要求中中的本发明原理。
Claims (9)
1、一种微处理机结构，其特征是包含有：
具有第一、第二和第三外围界面的单片机核心，该第一和第二外围界面设置在上述单片机核心的两边，并通过上述第三外围界面相连接；
连接在上述单片机核心的上述第一外围界面的RAM；
连接在上述单片机核心的上述第二外围界面的ROM；
一个输入/输出选件，它能够连接各种外围设备，也连接在上述单片机核心的上述第三外围界面，并且与上述的RAM和ROM的外围界面平行。
2、根据权利要求1的微处理机结构，其特征在于上述的单片机核心包含有一个指令连接在上述第二外围界面的译码器。
3、根据权利要求2微处理机结构，其特征在于上述的单片机核心还包含有各种功能块，分别垂直连接到上述第一和第二外围界面，并一个挨一个排列，彼此相互平行。
4、根据权利要求3微处理机结构，其特征在于上述的功能块基本上是并联连接到上述输入/输出选件。
5、根据权利要求4的微处理机结构，其特征在于上述的功能块包括一个定时寄存器。
6、根据权利要求4的微处理机结构，其特征在于上述的功能块包括一个串行输入/输出寄存器。
7、根据权利要求4的微处理机结构，其特征在于上述的功能块都有相同的位数和基本上相同的字节数。
8、根据权利要求1的微处理机结构，其特征在于它还包含有许多外围输入/输出装置，它们同上述的输入/输出选件相接，并且上述的RAM有一条地址总线，该总线也用于寻址上述的外围输入/输出装置。
9、根据权利要求7的微处理机结构，其特征在于上述的单片机核心有一个RAM地址译码器，用于确定上述的外围输入/输出装置地址，这RAM地址译码器有延伸到上述输入/输出选件里的地址译码线。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281593A JPH0658691B2 (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
| JP281593/84 | 1984-12-27 | ||
| JP59281594A JPH0632052B2 (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
| JP28159284A JPS61156356A (ja) | 1984-12-27 | 1984-12-27 | マイクロコンピユ−タ |
| JP281594/84 | 1984-12-27 | ||
| JP281592/84 | 1984-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN85109704A true CN85109704A (zh) | 1986-07-02 |
| CN1033293C CN1033293C (zh) | 1996-11-13 |
Family
ID=27336859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN85109704.9A Expired - Lifetime CN1033293C (zh) | 1984-12-27 | 1985-12-27 | 配有选件区域便于同外围设备连接的微处理机 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5025368A (zh) |
| CN (1) | CN1033293C (zh) |
| AT (1) | AT401695B (zh) |
| AU (1) | AU582409B2 (zh) |
| CA (1) | CA1242803A (zh) |
| DE (1) | DE3545937A1 (zh) |
| FR (1) | FR2575564B1 (zh) |
| GB (1) | GB2172142B (zh) |
| NL (1) | NL193475C (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243700A (en) * | 1988-12-30 | 1993-09-07 | Larsen Robert E | Port expander architecture for mapping a first set of addresses to external memory and mapping a second set of addresses to an I/O port |
| US5253181A (en) * | 1989-04-27 | 1993-10-12 | Kawasaki Steel Corporation | Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer |
| EP0547240B1 (en) * | 1991-07-08 | 2000-01-12 | Seiko Epson Corporation | Risc microprocessor architecture implementing fast trap and exception state |
| US5961629A (en) * | 1991-07-08 | 1999-10-05 | Seiko Epson Corporation | High performance, superscalar-based computer system with out-of-order instruction execution |
| EP1526446A3 (en) | 1991-07-08 | 2007-04-04 | Seiko Epson Corporation | Extensible RISC microprocessor architecture |
| WO1993001563A1 (en) * | 1991-07-08 | 1993-01-21 | Seiko Epson Corporation | Risc microprocessor architecture with isolated architectural dependencies |
| US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| US5438668A (en) | 1992-03-31 | 1995-08-01 | Seiko Epson Corporation | System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer |
| US5274770A (en) * | 1992-07-29 | 1993-12-28 | Tritech Microelectronics International Pte Ltd. | Flexible register-based I/O microcontroller with single cycle instruction execution |
| US6735685B1 (en) | 1992-09-29 | 2004-05-11 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
| KR100248903B1 (ko) | 1992-09-29 | 2000-03-15 | 야스카와 히데아키 | 수퍼스칼라마이크로프로세서에서의 적재 및 저장연산처리방법 및 시스템 |
| JPH08212185A (ja) * | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US7487339B2 (en) | 2001-10-12 | 2009-02-03 | Mips Technologies, Inc. | Method and apparatus for binding shadow registers to vectored interrupts |
| US7552261B2 (en) * | 2001-10-12 | 2009-06-23 | Mips Technologies, Inc. | Configurable prioritization of core generated interrupts |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471461A (en) * | 1977-12-02 | 1984-09-11 | Texas Instruments Incorporated | Variable function programmed system |
| US4349870A (en) * | 1979-09-05 | 1982-09-14 | Motorola, Inc. | Microcomputer with programmable multi-function port |
| US4447881A (en) * | 1980-05-29 | 1984-05-08 | Texas Instruments Incorporated | Data processing system integrated circuit having modular memory add-on capacity |
| US4393464A (en) * | 1980-12-12 | 1983-07-12 | Ncr Corporation | Chip topography for integrated circuit communication controller |
| DE3121174C2 (de) * | 1981-05-27 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung in einem Prozessor |
| US4471426A (en) * | 1981-07-02 | 1984-09-11 | Texas Instruments Incorporated | Microcomputer which fetches two sets of microcode bits at one time |
| JPS59119925A (ja) * | 1982-12-27 | 1984-07-11 | Toshiba Corp | 論理回路 |
| US4649474A (en) * | 1983-09-23 | 1987-03-10 | Western Digital Corporation | Chip topography for a MOS disk memory controller circuit |
-
1985
- 1985-12-18 CA CA000497959A patent/CA1242803A/en not_active Expired
- 1985-12-18 US US06/810,192 patent/US5025368A/en not_active Expired - Lifetime
- 1985-12-18 NL NL8503492A patent/NL193475C/nl not_active IP Right Cessation
- 1985-12-19 AT AT0368985A patent/AT401695B/de not_active IP Right Cessation
- 1985-12-19 AU AU51478/85A patent/AU582409B2/en not_active Expired
- 1985-12-23 DE DE19853545937 patent/DE3545937A1/de not_active Ceased
- 1985-12-24 GB GB08531799A patent/GB2172142B/en not_active Expired
- 1985-12-27 FR FR8519332A patent/FR2575564B1/fr not_active Expired
- 1985-12-27 CN CN85109704.9A patent/CN1033293C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU5147885A (en) | 1986-07-03 |
| AT401695B (de) | 1996-11-25 |
| US5025368A (en) | 1991-06-18 |
| NL193475C (nl) | 1999-11-02 |
| NL8503492A (nl) | 1986-07-16 |
| GB2172142B (en) | 1988-10-19 |
| FR2575564A1 (fr) | 1986-07-04 |
| DE3545937A1 (de) | 1986-07-10 |
| GB8531799D0 (en) | 1986-02-05 |
| CN1033293C (zh) | 1996-11-13 |
| GB2172142A (en) | 1986-09-10 |
| AU582409B2 (en) | 1989-03-23 |
| NL193475B (nl) | 1999-07-01 |
| CA1242803A (en) | 1988-10-04 |
| FR2575564B1 (fr) | 1989-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1033293C (zh) | 配有选件区域便于同外围设备连接的微处理机 | |
| EP0169565A2 (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US5408611A (en) | Auto-switching device for CPU logic circuits | |
| US5553244A (en) | Reflexively sizing memory bus interface | |
| US5535349A (en) | Data processing system and method for providing chip selects to peripheral devices | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| EP0059758A1 (en) | Numerical control unit | |
| US5751998A (en) | Memory accessing system with portions of memory being selectively write protectable and relocatable based on predefined register bits and memory selection RAM outputs | |
| EP0486258A1 (en) | Unused address bit based wait state selection circuit | |
| KR930009758B1 (ko) | 마이크로 컴퓨터 | |
| KR0180041B1 (ko) | 싱글칩.마이크로 컴퓨우터 및 그것을 내장한 전자기기 | |
| JPH05307520A (ja) | 二つの異なるマイクロプロセッサのいずれかで演算するためのデータ処理システム | |
| US4858109A (en) | Program code fetch from data memory arrangement | |
| EP0535539B1 (en) | CPU-exchangeable computer system | |
| JPH0330917Y2 (zh) | ||
| JPH0323940B2 (zh) | ||
| KR940009427B1 (ko) | 어드레스공간 변경방법 및 장치 | |
| KR960008245Y1 (ko) | 칩선택신호가 없는 칩을 디스에이블시키는 회로 | |
| JP2814543B2 (ja) | 信号選択伝送回路とそのタスク処理方法 | |
| JPH0210456A (ja) | Ｉ／ｏアドレス割付方法 | |
| JPH03137753A (ja) | アクセス制御装置 | |
| Yu et al. | The design of general-purpose parallel interface based on CPLD | |
| JPS61165133A (ja) | マイクロ・コンピユ−タ− | |
| JPH06175965A (ja) | パーソナル・コンピュータ・システム | |
| Clements | The 68000 and its interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| C14 | Grant of patent or utility model | ||
| C17 | Cessation of patent right |