JP2002543513A - 低電力プロセッサの電力を動的に制御する方法および装置 - Google Patents

低電力プロセッサの電力を動的に制御する方法および装置

Info

Publication number
JP2002543513A
JP2002543513A JP2000615877A JP2000615877A JP2002543513A JP 2002543513 A JP2002543513 A JP 2002543513A JP 2000615877 A JP2000615877 A JP 2000615877A JP 2000615877 A JP2000615877 A JP 2000615877A JP 2002543513 A JP2002543513 A JP 2002543513A
Authority
JP
Japan
Prior art keywords
processor
voltage
memory
operating
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000615877A
Other languages
English (en)
Other versions
JP2002543513A5 (ja
Inventor
クラーク，ローレンス・ティ
マクダニエル，バート・アール
ヒーブ，ジェイ
アデルメイヤー，トム・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002543513A publication Critical patent/JP2002543513A/ja
Publication of JP2002543513A5 publication Critical patent/JP2002543513A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 簡単に述べると、本発明の一実施形態によれば、システムがプロセッサ、電圧レギュレータ、およびメモリを備える。電圧レギュレータは、プロセッサに結合されており、当該プロセッサの動作電圧を調整する。メモリは、メモリ・バスによってプロセッサに結合されている。このメモリは、プロセッサ命令をストアしており、その命令がプロセッサによって実行されると、プロセッサの処理負荷における動的な変化の少なくとも一部に基づいて、プロセッサの動作周波数の修正がもたらされ、かつプロセッサの動作電圧の調整がもたらされる。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明はプロセッサに関し、より詳細に述べれば、低消費電力プロセッサの動
的電力制御に関する。
【０００２】 （従来の技術） 組込プロセッサ、たとえばマイクロプロセッサおよびその他のディジタル・シ
ステム等において有意な省電力を達成することが、ますます強く望まれるように
なってきている。その１つの理由としては、限られたバッテリ容量しか持たない
携帯電話およびその他のハンドヘルド・ポータブル・デバイスの使用の増加が挙
げられる。それに加えて、その種のハンドヘルド・デバイスの演算能力は、テク
ノロジの発展とともに向上を続けている。当面はその状態が続くものと見られる
。この傾向は、特に、これらのデバイスならびにシステムに対するディジタル信
号処理および通信機能の追加をはじめ、音声認識等のソフトウエア・アプリケー
ションの実装によって強くなると考えられ、それらは今後も使用されると予想さ
れ、かつ増加し続ける演算需要の潜在的な駆動力となる。
【０００３】 この種のプロセッサを使用するシステムにおいては、適正な結果をもたらす動
作のために使用される特定の電圧よりバッテリ電圧が高いことは珍しくなく、そ
のためバッテリによって供給される電圧を電圧レギュレータ等によりステップ・
ダウンを行ことが多い。供給される電圧が高めとなるもう１つの理由としては、
マイクロプロセッサ等の、今日的なプロセッサのための高周波シリコン製造プロ
セスが、その他のコンポーネントの製造に使用されるプロセスより低い電圧を許
容する傾向にあることが挙げられる。したがって、一般にレギュレータは、シス
テム内の各種のコンポーネント用に、複数の出力レベルの電圧を供給する。さら
に、一般にバッテリが消耗するに従って電圧出力レベルが低下していくことから
、これに関連して、バッテリの使用可能期間にわたって実質的に一定の動作電圧
を提供するためにも電圧レギュレータが使用されることになる。近年は、ステッ
プ・ダウンとステップ・アップの間を切り替えることができる機能を提供する、
より複雑なレギュレータが入手可能となり、この環境においては有用であると考
えられる。この種のレギュレータは、バッテリが比較的新しく、あるいはリチャ
ージ後の状態であれば、バッテリ電圧のステップ・ダウンを行い、時間を経てそ
の電圧がシステムの適正な動作に不充分なレベルまで低下したとき、電圧のステ
ップ・アップを行うことによってバッテリの使用可能期間の延長を図っている。
【０００４】 周知のように消費電力は、電源の電圧レベルに関係する式：Ｐ＝Ｃ（Ｖdd）2 Ｆによって表される。その式でＦは動作周波数、Ｃはスイッチ・キャパシタの
容量、Ｖｄｄは電源電圧である。この式が示すように、電源の電圧レベルを下げ
ることによって、電力が著しく抑えられる。しかしながら不都合なことに、所定
の動作周波数Ｆに関して得ることができる最大パフォーマンスもまた、式：
【数１】 に示されるように電源電圧に関係する。その式でＩd(sat)は飽和時のドレイン電
流、Ｖddはドレイン−ソース間電圧、Ｖt はスレッショルド電圧をそれぞれ表す
。「α」は、プロセス依存のパラメータであり、一般に２が採用されるが、１か
ら２までの間の値を取ることが可能であり、またこの分野において周知のように
、「β」は、金属酸化膜半導体（ＭＯＳ）トランジスタに関する幅ならびに長さ
のパラメータを含む通常の意味を有している。結局、システムが、そのピークの
演算パフォーマンス要求に応える電圧レベルで動作するように設計されているの
で、ピークの演算能力が必要でないときには、有用でない大量の電力を消費する
ことになる。この種のシステムにおいては、一般に「クロック・ゲーティング」
によって電力の節約が行なわれる。このアプローチでは、使用されていないデバ
イスもしくはシステムの部分が、これらのセクションをドライブしているクロッ
クを「オフ」にする。これは基本的に平均周波数を下げることにより、つまり平
均の中に周波数ゼロの期間を含ませることによって事実上の動作周波数を下げ、
その結果、上記の式から明らかなように、省電力における直線的な向上をもたら
す。したがって、これらの低消費電力デバイスに関して省電力という意味におい
て向上をもたらしつつ、しかも完了が希望されているタスクについては充分な演
算パフォーマンスを引き出すことができるテクニックが必要とされている。
【０００５】 （発明の概要） 簡単に述べると、本発明の一実施態様によれば、システムがプロセッサ、電圧
レギュレータ、およびメモリを備える。電圧レギュレータは、プロセッサに結合
されており、当該プロセッサの動作電圧を調整する。メモリは、メモリ・バスに
よってプロセッサに結合されている。このメモリは、プロセッサ命令をストアし
ており、その命令がプロセッサによって実行されると、プロセッサの処理負荷に
おける動的な変化の少なくとも一部に基づいて、プロセッサの動作周波数の修正
がもたらされ、かつプロセッサの動作電圧の調整がもたらされる。
【０００６】 （発明の実施の形態） 本発明に関するテーマは、特に本件明細書に付随する特許請求の範囲に示し、
そこで明確に要求されている。しかしながら本発明は、その目的、特徴、および
利点とともに、構成ならびに動作の方法に関して、添付図面を参照した以下の詳
細な説明を読むことによって、もっともよい理解を得ることができる。
【０００７】 以下の説明においては、本発明を完全に理解させるために具体的な詳細を示し
ている。しかしながら、本発明の関連する分野における当業者であれば理解され
ようが、これらの具体的な詳細を必ずしも用いなくとも本発明の実施が可能であ
る。なお、周知の方法、手順、コンポーネントおよび回路については、本発明の
不必要な不明瞭化を避けるために詳細を省略している。
【０００８】 すでに論じたように、携帯電話およびその他のハンドヘルド・ポータブル・デ
バイス、たとえばパーソナル・ディジタル・アシスタント（ＰＤＡ）またはグロ
ーバル・ポジショニング・システム（ＧＰＳ）受信機等は、通常、容量が限られ
たバッテリを有しており、特に省電力が望まれる。たとえば、概略で数ポンドを
超えない程度の重量のデバイスもしくはシステムにおいて使用されるバッテリは
一般に容量が限られている。しかも、その種のデバイスの演算能力に関しては、
さらに高くなる傾向が続いている。高くなったこの演算能力を使用する結果、著
しい電力消費および／または著しい追加の電力消費となっている。しかしながら
、ハンドヘルド・デバイスの使用の全期間を通じて、継続的にピークのパフォー
マンスの提供が求められるわけではない。たとえば、この種のデバイスが、一例
を挙げるとキーの打鍵等のキーボード入出力を処理する場合のように、比較的わ
ずかな演算能力しか必要とされないモードにおいて動作していることもある。し
かも、すでに示したように、より複雑な電圧レギュレータが入手可能になってお
り、特に集積回路形式または別の回路を伴う集積回路チップ上への組込み形式に
おいて使用することができる。これらのレギュレータには、プロセッサ等の特定
のコンポーネントに関する動作電圧のステップ・ダウン機能およびステップ・ア
ップ機能を一緒に備えているものもある。この機能は、バッテリ電圧の上側、ま
たはその下側の所望の電圧を効率よく提供する機会をもたらし、それによってバ
ッテリの寿命またはリチャージまでの期間を実質的に延長する。より具体的に述
べれば、この機能は、少なくとも部分的にプロセッサ能力の使用における変化に
基づいて、また特定の時点において特定の演算タスクが実行される場合のように
相応の電圧レベルの供給が望まれるときに、所望の電圧レベルを動的に供給する
ようになっている。
【０００９】 すでに示したが、電力消費は、プロセッサの動作周波数と線形の関係を有し、
その電圧レベルと二乗則の関係を有する。したがって、たとえばプロセッサ等の
コンポーネントの演算需要が比較的高いか、あるいはそれが比較的低いとき、線
形（たとえば周波数）および二乗則（たとえば電圧）の組み合わせによる電力消
費の節減における向上を可能にするテクニックを使用することができる。より具
体的に述べれば、ハンドヘルド・デバイスに切り替え付き電力調整を使用し、あ
るいは出力電圧レベルをプログラマブルにすることが考えられる。このアプロー
チを使用する場合、たとえばプロセッサの動作電圧、したがって電力消費をプロ
セッサ命令の実行を通じてプロセッサ自体によって制御することが可能になる。
プロセッサの動作電圧レベルに加えてプロセッサの動作周波数についても同様に
、動的な態様において、オンデマンドで制御することができる。これに関して、
プロセッサの処理負荷における動的な変化とは、プロセッサによる電力消費およ
び／またはパフォーマンスに対して、動作周波数の修正もしくは動作電圧の調整
を望ましいとするのに充分な影響を与える可能性を有する、処理負荷における測
定された、もしくは予測される変化を指すものとする。１つの特定の実施形態に
おいては、これに関して本発明の範囲を限定する意図ではないが、プロセッサ命
令が、プロセッサによって実行される間に、演算集約的なタスクが開始しつつあ
るか、あるいはそれが開始されようとしているかということについて決定するこ
とができる。たとえば、アプリケーションの実行可能コードは、オペレーティン
グ・システム（ＯＳ）「ローダ」用の情報、すなわち、この場合であれば、新し
いアプリケーション・プログラムをメモリ内にストアし、プロセッサによるその
動作を開始するＯＳの部分のための情報を含み、その結果このローダは、このア
プリケーションに意図されたパフォーマンス・レベルに符合するシステムの電力
ならびに周波数の状態の増加または減少を行うサブルーチンを実行することが可
能になる。この場合、そのアプリケーションの適正な実行に意図される周波数を
、いくつかの手段を通じてアプリケーション・プログラマが適正に決定し、プロ
グラムの一部としてストアすることができる。それに代えて、アプリケーション
があらかじめ決定済みのサブルーチンあるいはＯＳサービスを呼び出し、直接も
しくはＯＳを介して、その電力ならびに周波数を増加または減少させることも可
能である。後者は、規定外のアプリケーションからの、あるいは複数のアプリケ
ーションが同時に動作している場合におけるシステムの保護が得られるという利
点を提供することができる。ここで、そのような場合に、つまり複数のアプリケ
ーションが動作している場合に、ＯＳがパフォーマンス需要の合計を決定し、そ
の合計に対して電力および周波数を適正に供給できることに注意する必要がある
。当然のことながら、これは、いかにしてこれが達成され得るかということを示
した単なる例に過ぎず、本発明は、いかなる特定のアプローチにも限定されるこ
とがない。したがって一実施形態においては、これらの命令が、その結果として
、たとえば特定のレジスタ内にバイナリ・ディジタル信号またはビットをセット
し、それが動作周波数および動作電圧レベルを制御し、所望の高い演算パフォー
マンスを提供しつつ、あまり演算集約的でないタスクに関して電力消費を抑える
ことを可能にする。この特定の実施形態においては、プロセッサによる演算集約
的なタスクが完了したとき、実行されるプロセッサ命令が、それに続いてバイナ
リ・ディジタル信号またはビットをセットすることによって、プロセッサの動作
周波数ならびに動作電圧レベルの制御が再度実行され、電力消費が比較的低い状
態に抑えられる。１つの特定の実施形態においては、これも本発明の範囲を限定
するものではないが、後述の説明からより明らかなものとなるように、プロセッ
サをドライブするクロックに継続的な動作が許容され、その結果、かなりの量の
電力を節約しつつ、その種の電圧／周波数変更の直後から、プロセッサによるプ
ロセッサ命令の実行に適正な結果をもたらすことができる。
【００１０】 図１は本発明に従ったシステムの実施形態を示した概略のブロック図である。
当然のことながら、すでに示したように、またより詳細を後述するように、本発
明の範囲がこの特定の実施形態に限定されることはない。図１に示した実施形態
１００は、マイクロプロセッサ等のプロセッサ１１０、電圧レギュレータ１２０
、およびメモリ１３０を含んでいる。図示されているように、メモリ１３０は、
メモリ・バス１４０を介してプロセッサ１１０に結合される。さらに、バッテリ
１５０からこのシステムに電力が供給されているが、当然のことながら、慣習的
に各種のソースからバッテリを獲得することができるため、この種のシステムが
一般にバッテリ１５０を伴わずに提供されることがあることは理解されよう。さ
らに、本発明に従ったシステムのいくつかの実施形態におけるプロセッサ等の具
体的なコンポーネントが、たとえば後からシステムに組み込むために別体で提供
もしくは販売されることもあるが、それについても本発明の範囲に含まれる。
【００１１】 この特定の実施形態においては、電圧レギュレータ１２０がプロセッサ１１０
に結合されて、図１におけるプロセッサ１１０の動作電圧Ｖddを調整する。この
実施形態の場合、これが、電圧レギュレータに提供されるバイナリ・ディジタル
信号の少なくとも一部に基づいて行なわれるが、それについての詳細はこの後に
述べる。図１に示されるように、これらのバイナリ・ディジタル信号は、この特
定の実施形態においては、制御レジスタ１２５にロードされる制御ワードを介し
て提供される。たとえばダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ
）からなるメモリ１３０はプロセッサ命令をストアしている。その命令は、プロ
セッサ１１０によって実行されると、その結果として、少なくとも部分的にプロ
セッサの処理負荷における動的な変化に基づいて行なわれるプロセッサ１１０の
動作周波数の修正、およびプロセッサ１１０の動作周波数の調整が行われる。
【００１２】 この特定の実施形態においては、プロセッサ１１０によって制御ワードが、制
御バス１６０を介して電圧レギュレータ１２０に提供されているが、これに関し
ても、本発明の範囲がそれに関連した限定を受けることはない。なお、この特定
の実施形態における「制御レジスタ」は、「メモリ・マップ」されてもよい。よ
り具体的に述べれば、メモリ１３０内の実際のメモリ・ロケーションに対応しな
い、選択された、あるいは専用の１ないしは複数のアドレス可能なメモリ・ロケ
ーションを、メモリ１３０の一部として機能させ、あるいは動作させることがで
きる。つまり、プロセッサにとってはこれがトランスペアレントになり、プロセ
ッサが、この選択されたメモリ・アドレス・ロケーションもしくは複数のメモリ
・アドレス・ロケーションに対して読み出しまたは書き込みを行うとき、それが
制御レジスタをアドレスしているということを意識させない。その実施形態にお
いては、メモリ・バス１４０を介して、メモリ１３０内に位置している制御レジ
スタに電圧レギュレータ１２０を結合してもよい（図１には示していない）。そ
の結果、選択された、あるいは専用のロケーションに対する書き込み動作が、制
御レジスタ内の変更を示すことになる。当然のことながら、この場合にも本発明
が、その範囲においてこの実施形態に限定されることはなく、たとえば電圧レギ
ュレータの制御電圧が、メモリ・ロケーションではなく入力／出力ポート（Ｉ／
Ｏポート）に対応することも考えられる。
【００１３】 この特定の実施形態においては、電圧レギュレータ１２０からプロセッサ１１
０に供給される電圧レベルを、特定のマイクロプロセッサ・アプリケーションを
完了するために望ましい周波数に基づいて、制御レジスタにバイナリ・ディジタ
ル信号をセットすることによってリアルタイムで調整することができる。つまり
、この種の実施形態においては、メモリ１３０にストアされ、プロセッサ１１０
によって実行されるプロセッサ命令が、特定のタスクの演算集約度または処理負
荷を評価し、それに応じて制御レジスタ１２５のビットを変えることができる。
したがって、この特定の実施形態における電圧レギュレータ１２０は、プログラ
マブルであるということになる。図１に示したように、メモリ１３０、プロセッ
サ１１０、および電圧レギュレータ１２０は、それぞれ別の集積回路チップ上に
あるが、それに関して本発明の範囲が限定されることはない。さらに、システム
１００において、マイクロプロセッサによって実行されるタスクの大半に対応す
る公称動作電圧を設定することもできる。電圧レギュレータ１２０は、プロセッ
サ１１０に結合されており、この実施形態においては、プロセッサ１１０の動作
電圧を公称動作電圧から上および／または下に調整する機能を有し、それを、電
圧レギュレータ１２０に渡されるバイナリ・ディジタル信号の少なくとも一部、
すなわちこの実施形態の場合の制御レジスタ１２５に渡される信号等に基づいて
行う。たとえば、タスクは、演算集約的なタスクから演算集約的でないタスクま
での連続であると考えることができる。この連続の一方の極にあるものとして演
算集約的なタスクの例である音声認識が挙げられ、他方の極にあるものとして、
演算集約的でないタスクの例であるキーの打鍵等のキーボード入力／出力が挙げ
られる。同様に、これらの両極の中間的なタスク、すなわち公称電圧が使用され
ると考えられるタスクの例には、ネットワーク動作の実行を含めることができる
。当然のことであるが、これらのタスクは単に例を示しているに過ぎず、本発明
がこれらのタスクもしくはこの連続に、あるいは連続の使用に限定されることは
まったくない。先に示したように、一実施形態においては、バイナリ・ディジタ
ル信号を制御レジスタに対してマップされている、選択したもしくは指定された
１ないしは複数のメモリ・ロケーション・アドレスに書き込むことができる。
【００１４】 一実施形態においては、それに関して本発明の範囲を限定する意図ではないが
、メモリ１３０がプロセッサ命令をストアしており、それがプロセッサ１１０に
よって実行されると、その結果として、電圧レギュレータ１２０によるプロセッ
サの動作電圧の調整に先行してプロセッサがスリープ・モードに入る。この実施
形態の場合は、マイクロプロセッサをスリープ・モードにすることには、現在の
動作の完了、内部クロックの停止、およびマイクロプロセッサの位相ロック・ル
ープ（ＰＬＬ）またはそれと類似の回路の停止を含む。これが行なわれると、前
述したように、プロセッサによって実行されているプロセッサ命令が、バイナリ
・ディジタル信号を制御レジスタ１２５等の制御レジスタに提供し、その結果、
電圧レギュレータ１２０によってプロセッサ１１０の動作電圧の変更が行なわれ
る。本発明の範囲を限定する意図ではないが、一実施形態においては、プロセッ
サ命令によって、この動作電圧の調整の後に、プロセッサが充分な量の時間の待
機を設定し、それにより電圧調整の適正な達成を可能にしている。当業者であれ
ば認識されようが、この時間的な量の指定には多数の方法が存在し、ここでは各
種の代替方法の列挙を行わないが、そのすべてが本発明の範囲に含まれることは
、ここですでに企図されている。同様にこれに代わる実施形態においては、プロ
セッサ命令がプロセッサによって実行されたとき、その結果として、動作電圧の
調整の後に当該プロセッサによる電圧調整の達成に成功したことの検証が行われ
るようにしてもよい。一例として挙げるが、電圧リファレンスをモニタするアナ
ログ・ディジタル（Ａ／Ｄ）コンバータの出力信号をストアする別のレジスタを
読み出すことによって、この検証を行うことができる。この種のデバイスは、実
質的に電圧レギュレータ制御メカニズムの部分を使用することが可能であり、た
とえば供給電圧のディジタル制御を行うためにディジタル・アナログ（Ｄ／Ａ）
コンバータを使用する電圧レギュレータの部品にＡ／Ｄコンバータがある。最近
のＰＣマザーボード設計は、この種のＡ／Ｄポートを多数有しており、オペレー
ティング・システム、およびシステムの電圧ならびに温度が公称セッティング内
にあることをモニタするベーシック入出力システム（ＢＩＯＳ）によってそれを
読み取ることができる。たとえば、主としてコンポーネントの障害発生時にシス
テムに停止を指示するためにそれらが使用されている。ただしこれは、アプロー
チの単なる一例に過ぎず、この特定のテクニックに本発明の範囲が限定されるこ
とはない。いずれにしても、直前のイベントの完了に成功した後、つまり、この
特定の実施形態においては、プロセッサをスリープ・モードを設定し、プロセッ
サの動作電圧の修正に成功した後に、修正後の周波数においてプロセッサの動作
を開始することによって、それ以降のプロセッサの動作周波数が修正される。こ
の実装は、たとえば位相ロック・ループ（ＰＬＬ）が使用されているのであれば
、マイクロプロセッサのＰＬＬが修正後の周波数にロックするようにその動作を
更新することによって可能である。これは、多数のテクニックのいずれかによっ
て達成することが可能であり、本発明の範囲が、いずれかの特定のテクニックに
限定されることはない。たとえば、位相ロック・ループの入力信号に関するディ
バイダの比を修正することが考えられるが、これにおいても、本発明の範囲がそ
れに限定されることはない。さらに、電圧レギュレータの場合と同様に、図１の
レジスタ１１２等のような、この目的のための特定のプロセッサ・レジスタにマ
ップされるメモリ・ロケーションに対する書き込みによって、これを示すことが
できる。ＰＬＬが修正後の周波数にロックした後は、マイクロプロセッサ内の内
部クロックをリスタートし、システムの正常動作をそれが停止したポイントから
再開すればよい。ＰＬＬが停止した後は、ＰＬＬのリスタートおよび一実施形態
における修正後の周波数に対するそのロックに、たとえば１０ミリ秒台の時間を
必要とすると見られる。当然のことながら、これは、少なくとも部分的に、注目
する周波数の範囲ならびに電圧に依存し、そのため単なる一例としてこれを示し
ている。しかしながら、たとえばクロック速度から見れば、これは、場合によっ
ては時間を要する動作であると言える。
【００１５】 プロセッサによって、動作電圧レベルならびに動作周波数レベルの修正をもた
らした動作が完了されると、その後、同一のアプローチまたはテクニックを使用
して動作電圧レベルならびに動作周波数レベルを以前のレベルに戻す変更を行う
ことができる。つまりここで、特定の実施形態に関して公称電圧レベルならびに
公称周波数が存在する場合には、このテクニックを使用して、特に演算集約的で
ないタスクが検出ないしは認識されたときに動作周波数および動作電圧レベルを
下げ、同様に特に演算集約的なタスクが検出ないしは認識されたときに動作周波
数および動作電圧レベルを上げることができると理解されるであろう。すでに述
べたように、単なる例示に過ぎないが、演算集約的なタスクの例としては音声認
識が、通常のタスクの例としてはネットワーク処理が、また演算集約性が低いか
演算集約的でないタスクの例としてはキーボード入出力がそれぞれ挙げられる。
したがって、本発明が、電圧ならびに周波数におけるステップ・アップのみ、あ
るいは電圧ならびに周波数におけるステップ・ダウンのみに限定されることはな
いが、そういった実施形態もまた可能であり、本発明の範囲内に含まれる。
【００１６】 本発明に従った別の実施形態においては、マイクロプロセッサならびに位相ロ
ック・ループ（ＰＬＬ）が使用される場合に、動作電圧レベルの変更が行なわれ
ている間、マイクロプロセッサのＰＬＬを継続的に動作させることができる。こ
の特定の実施形態における１つの利点は、電圧／周波数レベルの変更が行なわれ
た後、より迅速に動作を完了できることである。たとえば、すでに説明したよう
に、ＰＬＬが停止している場合には、ＰＬＬを修正後の周波数に再びロックさせ
るために多少の時間を要する；しかしながら、内部クロックが停止されていても
ＰＬＬが連続して動作している場合には、単一クロック・パルスにおいて内部ク
ロックをリスタートさせることが可能であり、時間的にかなり有利である。この
特定の実施形態においては、メモリ１３０がプロセッサ命令をストアしており、
それがプロセッサによって実行されると、プロセッサの動作電圧の調整に先行し
て、かつプロセッサの動作周波数の修正に先行してプロセッサがアイドル・モー
ドに入る。これに代わる実施形態においては、ＰＬＬが使用される場合に、ＰＬ
Ｌの周波数の変更が行なわれる間、内部クロックがＰＬＬ基準クロックから直接
ドライブされる。これによれば、プロセッサが継続的に情報を処理し、基準クロ
ックの低いレートにおけるものではあるが、たとえば割り込み等の外部イベント
に対して応答することが可能になる。このモードは、プロセッサが、バスから到
来する情報の処理を待機しているときの省電力手段である。この特定の実施形態
の場合は、アイドル・モードにおいて、プロセッサが現在の動作を完了した後、
内部クロックを停止する。しかしながら、たとえばこの実施形態においては、プ
ロセッサの位相ロック・ループ（ＰＬＬ）の動作が継続する。この特定のアプロ
ーチにおいては、位相ロック・ループが動作を継続している間に、たとえば前述
したようにして電圧レギュレータによってプロセッサの動作電圧が調整され、プ
ロセッサの動作周波数が修正される。先に示したように、動的な処理負荷は、プ
ロセッサによって、ストアされているプロセッサ命令をそれが実行するとき、認
識され、あるいは決定される。たとえばプロセッサは、特定の時間にわたる非常
に演算集約的な、あるいはほとんど演算集約的でないタスクが開始されようとし
ていることを認識することができる。本発明の範囲をそれに限定する意図はない
が、たとえばプロセッサが音声認識を実行する場合には、比較的短時間にわたっ
て、いくつかの演算集約的なタスクの実行が行われることがある。
【００１７】 また、この特定の実施形態の場合には、動作電圧を調整するため、および動作
周波数を修正するための各種のアプローチが数多く存在する。一例を示すとこれ
らを順番に、あるいはそれに代えて、特定のパラメータに応じて、同時に行って
もよい。たとえば、動作電圧を上昇させるために必要な時間は、位相ロック・ル
ープの周波数を増加するために必要な時間と比較した場合に、比較的短いであろ
う。したがって、これらの動作が同時に実行されるとした場合には、動作周波数
の上昇が完了する時点までに、両方の動作を首尾よく完了することができる。そ
の一方において、動作電圧の降下に関する時定数が、ＰＬＬの動作周波数の降下
に関する時定数との比較において、それより大きく設定されることがある。これ
においても、これらの動作を同時に実行することが望ましいとする状況が表れて
おり、その結果、動作電圧が所望のレベルまで下がった時点で、両方の動作が首
尾よく完了することになる。図７は、本発明の一実施形態に関して、これらの動
作が同時に実行される場合を示している。当然のことではあるが、これに関して
「同時」は、全期間を通じて両方の動作が実行されていることを意味しているの
ではなく、その期間の少なくとも一部において動作がオーバーラップしているこ
とを意味する。さらに、当業者であれば認識されようが、これを適正に達成する
ための特定の詳細が、実行される個々の、もしくはいくつかのタスクによって異
なるだけでなく、その他のファクタによっても異なってくる。したがって、本発
明が、その範囲において１つの特定のアプローチに限定されることはない。しか
も、これに代わる実施形態においては、動作周波数の修正と動作電圧の修正を順
番に実行すると都合がよいことがある。すなわち、マイクロプロセッサがアイド
ル・モードに入った後、プロセッサのＰＬＬに対して出力クロック周波数の減少
が指示される。先に示したように、この達成は、多数のテクニックのいずれを用
いても可能であり、たとえばＰＬＬが使用される場合には、ＰＬＬに印加される
入力信号のディバイダの比を修正することによって達成される。同様に順番に実
行する方法についても、特定の実施形態に応じて、実行されるプロセッサ命令が
、プロセッサに対して所望の動作周波数に到達したことが保証される充分な時間
の待機を指示してもよく、またそれに代えて、プロセッサが適切な動作周波数に
到達したことを決定してもよい。１つの可能性のある例としては、予想可能な変
化の下におけるＰＬＬの公称ロック時間と同じ長さの時間を設定するタイマ、た
とえばテーブル・ルックアップによりプログラムされるタイマを介して、あるい
はそれに代えてＰＬＬから、チャージ・ポンプにおける動作に基づく信号を受け
取ることによって、もしくは周波数検出器からの情報に基づいて、ロックが完了
した状態あるいはまだ完了していない状態を示す信号をプロセッサに送ることも
できる。この種の周波数ロック検出器は、当業者の間において周知であり、ここ
ではその詳細を省略する。しかしながら、これにおいても、それを達成するため
の特定のアプローチに本発明の範囲が限定されることはない。いずれにしても、
所望の動作周波数が達成された後は、前述したように、プロセッサがプロセッサ
命令を実行し、それによって電圧レギュレータに対して動作電圧の調整が指示さ
れる。この特定の実施形態においては、前述した順序、すなわち動作周波数の修
正に続いて動作電圧の調整を行う順序を使用することが、電力消費を抑える上で
望ましい。それに代えて、電力消費を増加させることが望ましい場合、たとえば
前述したように演算集約的なタスクを実行させなければならないときには、電圧
レギュレータに対してより高い電圧への移行を指示し、その後マイクロプロセッ
サに対して出力クロック周波数の増加を指示することが望ましいと考えられる。
図６は、本発明の特定の実施形態に関する、動作周波数に先行する動作電圧の上
昇、およびその後の動作電圧に先行する動作周波数の減少を示している。この場
合、図５に示した曲線の下側において動作が継続される限り、電圧ならびに周波
数の変更が行なわれている間、演算を停止する必要がない。したがって、プロセ
ッサが、この変更の間にその回路速度／電圧の動作包絡線を侵害することがない
。これは、たとえば、回路設計によって、周波数ならびに電圧の増減の間におい
て、図に示されるように時定数が維持されることを強制することによって実装す
ることができる。
【００１８】 この特定の実施形態においては、図５のグラフによって示されるように、動作
周波数が、所定の電圧において正常な結果が得られる最大周波数より低く維持さ
れる。動作周波数を、与えられた動作電圧に対応するそのレベルより低く維持す
ることによって、この特定の実施形態においてはマイクロプロセッサの動作が停
止されるが、アイドル状態を維持している内部回路に起因する残りの回路におけ
る機能上の障害のリスクがほとんど、もしくはまったくなくなる。それに代えて
、前述した基準周波数を用いて内部回路を動作させることも可能であり、それに
より、与えられた（時間的に変化する）動作電圧において使用可能な周波数を超
える周波数の動作の可能性をほとんど、もしくはまったく伴わずにタスクを完了
することができる。より具体的に述べれば、特定の動作電圧レベルにおけるクロ
ックを用いて内部回路が正常な動作を維持できるように、所定レベルより低く動
作周波数が維持される。したがって、その内部電圧において回路が動作できるサ
イクルより短いサイクルが、クロック・ジェネレータによって生成されるリスク
がほとんど、もしくはまったくなくなる。
【００１９】 当然のことではあるが、上記に代わる実施形態においては、これらの各種のシ
ステム・コンポーネントを集積化することができる。そこで図２に、本発明に従
ったシステムの別の実施形態の例を示す。全体を２００として示すこの特定の実
施形態においては、電圧レギュレータおよびフラッシュ・メモリが単一の集積回
路チップ２１０上に集積化されている。１つの望ましい側面は、フラッシュ・メ
モリを製造するために使用される製造プロセスが高い電圧を許容し、当業者の間
においては周知のように、それが適正なフラッシュ・プログラミングおよびイレ
ーシングの少なくとも一部に使用されることであり、したがって、比較的効率の
よい電圧レギュレータの製造にかなっている。さらに、追加のプロセスおよびそ
のプロセスの特性、特に２つのポリシリコン・ゲート・レイヤの使用が、受動ア
ナログ・コンポーネントを含めるといったプロセスの能力をサポートし、たとえ
ばマイクロプロセッサ製造に一般に使用されているような従来的なロジック・プ
ロセスに比べて、より容易にそれが行なわれる。しかも、フラッシュ・メモリの
使用は、この種のハンドヘルド・システム内にプログラム・ストレージ手段とし
て一般的に使用されているように、典型的な最先端システムに重要な制限をもた
らすものではない。図２に示されているように、この特定の実施形態においては
、チップ２１０上に集積化されている制御レジスタ２２０が、フラッシュ・メモ
リの制御回路と実質的に同一の形態に従ってアクセスされる。つまり、この制御
レジスタは、フラッシュ・メモリ２１５に対する読み出しならびに書き込み動作
を制御する回路と同じ回路によってアクセスされる。したがって、このアプロー
チのもう１つの利点は、図２に示されるように、システムのマイクロプロセッサ
・サイドにおいて追加のバスが使用されないことである。このアプローチは、前
述のアプローチ、すなわち制御レジスタが「メモリ・マップ」され、その結果、
メモリ・バスが電圧レギュレータのプログラムに使用されるバイナリ・ディジタ
ル制御信号の転送に用いられるアプローチに類似している。しかしながら、この
特定の実施形態においては、それが、単一集積回路チップ上にフラッシュ・メモ
リとともに電圧レギュレータを集積化することによって達成されている。しかも
この電圧レギュレータは、図２におけるプロセッサ２３０に関して実行する動作
に加えて、スタティック・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲ
ＡＭ）あるいはその他のシステム・レベルのデバイス等のための、別の電圧信号
レベルの提供も行うことができる。
【００２０】 図４は、さらに別の実施形態を示した概略のブロック図である。この実施形態
に示されるように、プロセッサおよび電圧レギュレータが単一の集積回路チップ
に集積化されている。図３は、さらに別の実施形態を示した概略のブロック図で
あり、図２および４に示した実施形態よりさらに高い集積化のレベルが採用され
ている。この特定の実施形態においては、プロセッサ３１０、フラッシュ・メモ
リ３２０、および電圧レギュレータ３３０が単一の集積回路チップに集積化され
る。図３に示されているように、この特定の実施形態は、図３に示したＤＲＡＭ
３４０等の外部デバイスのための電圧信号レベルを供給することができる。この
特定の実施形態における１つの利点は、図３の制御レジスタ３１２が、直接プロ
セッサ３１０に集積化できることである。たとえば、本発明の範囲を限定する意
図ではないが、周知のＡＲＭアーキテクチャにおいては、コプロセッサ制御レジ
スタが使用されて、クロック周波数の制御に使用される方法と実質的に同じ方法
により電圧動作レベルが制御され、アイドル・モード等のそのほかのパワーダウ
ン・モードならびにその他の可能なモードが制御される。特定の一実施形態にお
いては、使用されるレジスタが、クロックおよびパワー・マネジメント機能を含
むＡＲＭ（登録商標）コプロセッサ・レジスタ（ＣＰ）ＣＰ−１４レジスタ７か
らなるが、これに関して本発明の範囲が限定されることはない。このレジスタに
おいては、いくつかのビットが電圧状態を制御し、別のいくつかが周波数（ＰＬ
Ｌ乗算器）を制御する。たとえば、当業者においては周知の方法により、このレ
ジスタに対する書き込みの検出に応答して変更動作を起動することができる。し
たがって、この実施形態の場合には、単一のレジスタを使用して、動作電圧の調
整ならびに動作周波数の修正が単一の原子性動作において達成されるが、当然の
ことながら、これに関して本発明の範囲を限定する意図はない。なお、図４に示
した実施形態も同様にこの利点を提供することに注意されたい。
【００２１】 さらに、１つのシステムではなく、それに代えてストレージ・メディア、たと
えばハードディスク、コンパクト・ディスク（ＣＤ）あるいはディスケットとい
ったコンピュータ可読もしくはマシン可読ストレージ・メディアを含む物品を構
成する別の実施形態も考えられる。その種の実施形態においては、ストレージ・
メディアにプロセッサ命令等の命令をストアすることができる。このプロセッサ
命令が、プロセッサに結合された電圧レギュレータを含むシステム等のシステム
内において実行されると、プロセッサの処理負荷における動的な変化の少なくと
も一部に基づいたプロセッサの動作周波数の修正ならびに動作電圧の調整がもた
らされる。その種の実施形態には、図面に示し、それを参照して説明したような
追加の特徴を含めることができるが、それに関して本発明の範囲が限定されるこ
とはない。さらに別の実施形態に、以上に代えて、これまで論じてきた実施形態
に説明されている方法に従ったプロセッサの動作周波数の修正ならびに動作電圧
の調整等を行うことにより、本発明に従ったプロセッサの電力消費を抑える方法
を含めることもできるが、それに関しても本発明の範囲が限定されることはない
。
【００２２】 以上、ここでは本発明の特定の特徴を示し、それについて説明してきたが、そ
れによって当業者においては、多くの修正、置き換え、変更、およびその等価物
が明らかになったであろう。したがって、付随する特許請求の範囲には、その種
のすべての修正ならびに変更が本発明の真の精神に含まれるべく意図されている
ことを理解する必要がある。
【図面の簡単な説明】
【図１】 本発明に従ったシステムの実施形態を示した概略のブロック図である。
【図２】 本発明に従ったシステムの別の実施形態を示した概略のブロック図である。
【図３】 本発明に従ったシステムのさらに別の実施形態を示した概略のブロック図であ
る。
【図４】 本発明に従ったシステムのさらに別の実施形態を示した概略のブロック図であ
る。
【図５】 本発明に従った実施形態に関するＦｍａｘ対Ｖｄｄの曲線を表したグラフであ
る。
【図６】 本発明に従った実施形態に関する電圧ならびに周波数を上下させる１つのアプ
ローチを示したグラフである。
【図７】 本発明に従った実施形態に関する電圧ならびに周波数を上下させる別のアプロ
ーチを示したグラフである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年３月２１日（２００１．３．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ， ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ， ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ヒーブ，ジェイ アメリカ合衆国・85296・アリゾナ州・フ ェニックス・イースト ローハイド アベ ニュ・401 (72)発明者 アデルメイヤー，トム・ジェイ アメリカ合衆国・85044・アリゾナ州・フ ェニックス・サウス 33アールディ スト リート・14051 Ｆターム(参考） 5B011 DB02 EA08 LL02 LL13 5B062 AA05 HH02 HH04 5B079 AA07 BA01 BC01

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プロセッサ、電圧レギュレータ、およびメモリを含むシステ
    ムにおいて： 前記電圧レギュレータは、前記プロセッサに結合されており、前記プロセッサ
    の動作電圧を調整し； 前記メモリは、メモリ・バスを介して前記プロセッサに結合されており、前記
    メモリは、前記プロセッサによって実行されたとき、前記プロセッサの処理負荷
    における動的な変化の少なくとも一部に基づいて、前記プロセッサの動作周波数
    の修正をもたらし、かつ前記プロセッサの動作電圧の調整をもたらす、プロセッ
    サ命令をストアしていることを特徴とするシステム。
  2. 【請求項２】 プロセッサ、および前記プロセッサに結合されて前記プロセ
    ッサの動作電圧を調整する電圧レギュレータを含むシステムの前記プロセッサに
    よって実行されたとき、前記プロセッサの処理負荷における動的な変化の少なく
    とも一部に基づいて、前記プロセッサの動作周波数の修正をもたらし、かつ前記
    プロセッサの動作電圧の調整をもたらす命令をストアしているストレージ・メデ
    ィアを含む物品。
  3. 【請求項３】 プロセッサの電力消費を低減する方法において： 前記プロセッサの動作周波数を修正するステップ；および、 前記プロセッサの動作電圧を調整するステップ；を包含し、 それにおいて、前記修正ならびに前記調整は、前記プロセッサの処理負荷にお
    ける動的な変化の少なくとも一部に基づくものとすることを特徴とする方法。
JP2000615877A 1999-04-30 2000-04-20 低電力プロセッサの電力を動的に制御する方法および装置 Pending JP2002543513A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/302,560 1999-04-30
US09/302,560 US6425086B1 (en) 1999-04-30 1999-04-30 Method and apparatus for dynamic power control of a low power processor
PCT/US2000/010799 WO2000067102A1 (en) 1999-04-30 2000-04-20 Method and apparatus for dynamic power control of a low power processor

Publications (2)

Publication Number Publication Date
JP2002543513A true JP2002543513A (ja) 2002-12-17
JP2002543513A5 JP2002543513A5 (ja) 2007-06-21

Family

ID=23168270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000615877A Pending JP2002543513A (ja) 1999-04-30 2000-04-20 低電力プロセッサの電力を動的に制御する方法および装置

Country Status (9)

Country Link
US (2) US6425086B1 (ja)
JP (1) JP2002543513A (ja)
KR (1) KR100496429B1 (ja)
AU (1) AU4654300A (ja)
DE (1) DE10084547B4 (ja)
GB (1) GB2363659B (ja)
HK (1) HK1039388B (ja)
TW (1) TW470875B (ja)
WO (1) WO2000067102A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005190483A (ja) * 2003-12-24 2005-07-14 Samsung Electronics Co Ltd 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法
JP2005216136A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp 非同期プロセッサ、電気光学装置、及び電子機器
JP2006048304A (ja) * 2004-08-03 2006-02-16 Renesas Technology Corp マイクロコンピュータ
JP2006166458A (ja) * 2004-12-07 2006-06-22 Altera Corp プログラム可能なロジックデバイスの性能特性を調整する装置と方法
JP2007026436A (ja) * 2005-06-30 2007-02-01 Intel Corp 装置、方法、システム
WO2007032119A1 (ja) * 2005-09-13 2007-03-22 Sony Computer Entertainment Inc. 電源装置およびそれを用いた電子機器
US7206949B2 (en) 2003-03-18 2007-04-17 Matsushita Electric Industrial Co., Ltd. System and method for controlling a clock oscillator and power supply voltage based on the energy consumed for processing a predetermined amount of data
US7392413B2 (en) 2004-06-21 2008-06-24 Fujitsu Limited Changing of operating voltage in semiconductor integrated circuit
WO2012004863A1 (ja) * 2010-07-07 2012-01-12 ルネサスエレクトロニクス株式会社 データ処理装置およびデータ処理システム
WO2020179109A1 (ja) * 2019-03-04 2020-09-10 アイシン・エィ・ダブリュ株式会社 半導体装置
JP7397223B2 (ja) 2020-06-26 2023-12-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データプロセッサのプログラム可能な電圧調整

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
JP3374803B2 (ja) * 1999-09-28 2003-02-10 日本電気株式会社 無線機器
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6721892B1 (en) 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6816978B1 (en) * 2000-06-07 2004-11-09 Hewlett-Packard Development Company, L.P. System and method for adjusting an input voltage to a switching power supply while keeping the output voltage constant
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6697952B1 (en) * 2000-07-24 2004-02-24 Dell Products, L.P. Margining processor power supply
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6766460B1 (en) * 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US6988211B2 (en) * 2000-12-29 2006-01-17 Intel Corporation System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field
TW535050B (en) * 2001-01-02 2003-06-01 Winbond Electronics Corp Adjustment method and apparatus of execution efficiency for electronic device
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
JP2003110948A (ja) * 2001-07-27 2003-04-11 Sanyo Electric Co Ltd 撮像装置
US7346048B1 (en) 2001-07-31 2008-03-18 Lsi Logic Corporation Efficient high density voice processor
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
AU2002331774A1 (en) * 2001-08-29 2003-03-18 Analog Devices, Inc. Methods and apparatus utilizing flash burst mode to improve processor performance
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
JP2003173211A (ja) * 2001-12-05 2003-06-20 Rohm Co Ltd レギュレータ
JP2003186567A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd マイクロプロセッサ
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
EP1351117A1 (en) * 2002-04-03 2003-10-08 Hewlett-Packard Company Data processing system and method
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7315178B1 (en) 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US6920574B2 (en) * 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US7210054B2 (en) * 2002-06-25 2007-04-24 Intel Corporation Maintaining processor execution during frequency transitioning
EP1387258A3 (en) * 2002-07-31 2008-01-02 Texas Instruments Incorporated Processor-processor synchronization
US7155617B2 (en) * 2002-08-01 2006-12-26 Texas Instruments Incorporated Methods and systems for performing dynamic power management via frequency and voltage scaling
US7080267B2 (en) 2002-08-01 2006-07-18 Texas Instruments Incorporated Methodology for managing power consumption in an application
US7174468B2 (en) * 2002-08-01 2007-02-06 Texas Instruments Incorporated Methodology for coordinating and tuning application power
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7013406B2 (en) * 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US6895347B2 (en) * 2002-10-15 2005-05-17 Remote Data Systems, Inc. Computerized methods for data loggers
US7366932B2 (en) * 2002-10-30 2008-04-29 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
US7080268B2 (en) * 2002-12-03 2006-07-18 Intel Corporation Method and apparatus for regulating power to electronic circuits
US8086884B2 (en) 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US7444524B2 (en) 2002-12-30 2008-10-28 Intel Corporation Dynamic voltage transitions
US7146822B2 (en) * 2002-12-30 2006-12-12 Intel Corporation Centrifugal liquid pump with perimeter magnetic drive
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
WO2004063915A2 (en) * 2003-01-13 2004-07-29 Arm Limited Data processing performance control
EP1462915A3 (en) * 2003-03-26 2009-01-21 Panasonic Corporation Clock controlling method and apparatus
US20050003764A1 (en) * 2003-06-18 2005-01-06 Intel Corporation Current control circuit
US7024544B2 (en) * 2003-06-24 2006-04-04 Via-Cyrix, Inc. Apparatus and method for accessing registers in a processor
US20050108591A1 (en) * 2003-11-13 2005-05-19 Mendelson Geoffrey S. Method for reduced power consumption
GB2408357A (en) * 2003-11-18 2005-05-25 Motorola Inc Regulating a voltage supply to a semiconductor device
CN1300660C (zh) * 2003-12-05 2007-02-14 宏碁股份有限公司 动态管理装置电源的系统及其方法
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7859062B1 (en) * 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7577859B2 (en) * 2004-02-20 2009-08-18 International Business Machines Corporation System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits
US7479753B1 (en) 2004-02-24 2009-01-20 Nvidia Corporation Fan speed controller
US7123522B2 (en) * 2004-03-10 2006-10-17 Micron Technology, Inc. Method and apparatus for achieving low power consumption during power down
US20050210346A1 (en) * 2004-03-18 2005-09-22 Alberto Comaschi Closed loop dynamic power management
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
US7447919B2 (en) * 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
KR100716730B1 (ko) * 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7205805B1 (en) 2004-11-02 2007-04-17 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
US7129763B1 (en) 2004-11-08 2006-10-31 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay
US7536567B2 (en) * 2004-12-10 2009-05-19 Hewlett-Packard Development Company, L.P. BIOS-based systems and methods of processor power management
US7379718B2 (en) * 2004-12-20 2008-05-27 Marvell World Trade Ltd. Method and apparatus to manage power consumption of a semiconductor device
JP2006222648A (ja) * 2005-02-09 2006-08-24 Sony Corp 復号方法、復号装置およびそのプログラム
WO2006087806A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム
US20060193113A1 (en) * 2005-02-28 2006-08-31 International Business Machines Corporation Controlling a surface temperature of a portable computer for user comfort in response to motion detection
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
KR100736748B1 (ko) 2005-09-14 2007-07-09 삼성전자주식회사 컴퓨터 및 그 제어방법
CN100561404C (zh) * 2005-12-29 2009-11-18 联想(北京)有限公司 节省处理器功耗的方法
KR101354908B1 (ko) * 2006-02-01 2014-01-22 삼성전자주식회사 컴퓨터시스템
CN100485633C (zh) * 2006-03-23 2009-05-06 鸿富锦精密工业（深圳）有限公司 Cpu频率调整电路
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US7551383B1 (en) 2006-06-28 2009-06-23 Western Digital Technologies, Inc. Adjusting voltage delivered to disk drive circuitry based on a selected zone
US7330019B1 (en) 2006-10-31 2008-02-12 Western Digital Technologies, Inc. Adjusting on-time for a discontinuous switching voltage regulator
JP2008146189A (ja) * 2006-12-07 2008-06-26 Renesas Technology Corp 電源システム
TWI326818B (en) * 2006-12-15 2010-07-01 Inst Information Industry Dynamic voltage scheduling method, system thereof and record medium
DE102006061704B3 (de) * 2006-12-28 2008-03-27 Infineon Technologies Ag Verfahren zum Betrieb einer integrierten Schaltung mit getakteten digitalen Schaltungsteilen
US7853745B2 (en) * 2007-02-23 2010-12-14 Sony Corporation Electronic system with removable computing device and mutable functions
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7724149B2 (en) * 2007-06-11 2010-05-25 Hewlett-Packard Development Company, L.P. Apparatus, and associated method, for selecting distribution of processing tasks at a multi-processor data center
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
DE602007013819D1 (de) * 2007-08-20 2011-05-19 Agere Systems Inc Energiespardatenspeicherlaufwerk
US7733189B1 (en) 2007-09-14 2010-06-08 Western Digital Technologies, Inc. Oscillator comprising foldover detection
US7908505B2 (en) * 2007-09-28 2011-03-15 International Business Machines Corporation Apparatus, system, and method for event, time, and failure state recording mechanism in a power supply
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
KR101452958B1 (ko) * 2008-03-28 2014-10-22 삼성전자주식회사 전력 조절 집적 회로를 포함하는 반도체 장치
US8028182B2 (en) * 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8064280B1 (en) * 2008-06-10 2011-11-22 Altera Corporation Scaleable look-up table based memory
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US20100030500A1 (en) * 2008-07-29 2010-02-04 Gamal Refai-Ahmed Regulation of Power Consumption for Application-Specific Integrated Circuits
CN101673232A (zh) * 2008-09-11 2010-03-17 鸿富锦精密工业（深圳）有限公司 电压调整系统及方法
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
TWI405070B (zh) * 2008-12-24 2013-08-11 Tatung Co 頻率調整方法及使用此方法的電子裝置、電腦程式產品與電腦可讀取儲存媒體
US8205107B2 (en) * 2009-01-29 2012-06-19 Dell Products, Lp System and method for using an on-DIMM remote sense for creating performance and power optimization
US8171319B2 (en) * 2009-04-16 2012-05-01 International Business Machines Corporation Managing processor power-performance states
KR101533572B1 (ko) 2009-05-20 2015-07-03 삼성전자주식회사 전력 관리 방법
FR2947924A1 (fr) * 2009-07-07 2011-01-14 Thales Sa Procede et dispositif pour la gestion dynamique de la consommation dans un processeur
US8826048B2 (en) * 2009-09-01 2014-09-02 Nvidia Corporation Regulating power within a shared budget
US8700925B2 (en) * 2009-09-01 2014-04-15 Nvidia Corporation Regulating power using a fuzzy logic control system
JP2011066317A (ja) * 2009-09-18 2011-03-31 Sony Corp 半導体装置
DE102009047538B4 (de) 2009-12-04 2018-02-22 Endress + Hauser Process Solutions Ag Verfahren zur Optimierung der Parametereinstellung von Energieversorgungs-Parametern eines Feldgerät-Stromversorgungsmoduls
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US8438410B2 (en) * 2010-06-23 2013-05-07 Intel Corporation Memory power management via dynamic memory operation states
US8937404B1 (en) 2010-08-23 2015-01-20 Western Digital Technologies, Inc. Data storage device comprising dual mode independent/parallel voltage regulators
KR101359717B1 (ko) * 2010-11-08 2014-02-07 한국전자통신연구원 에너지 타일 프로세서
US8665663B2 (en) * 2011-04-27 2014-03-04 Nanya Technology Corporation Memory circuit and control method thereof
EP2798570A4 (en) * 2011-12-30 2015-08-26 Intel Corp MULTI-STAGE HIGH CURRENT PROTECTION FOR ONE CPU
US8994346B2 (en) 2012-02-09 2015-03-31 Dell Products Lp Systems and methods for dynamic management of switching frequency for voltage regulation
US9021276B2 (en) * 2012-05-07 2015-04-28 Ati Technologies Ulc Voltage adjustment based on load line and power estimates
US8988140B2 (en) 2013-06-28 2015-03-24 International Business Machines Corporation Real-time adaptive voltage control of logic blocks
US9471072B1 (en) 2013-11-14 2016-10-18 Western Digital Technologies, Inc Self-adaptive voltage scaling
FR3014215B1 (fr) * 2013-12-03 2015-12-11 Thales Sa Procede de gestion des ressources de calcul d'applications logicielles
KR101842016B1 (ko) 2013-12-10 2018-03-28 한국전자통신연구원 멀티 코어 환경에서의 동적 전력 제어방법
US9678556B2 (en) 2014-02-10 2017-06-13 Qualcomm Incorporated Dynamic clock and voltage scaling with low-latency switching
US9496852B2 (en) 2014-12-04 2016-11-15 Intel Corporation Digital current sensing in power controller
KR102176939B1 (ko) * 2019-01-30 2020-11-10 강상석 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스
CN113031736A (zh) 2019-12-09 2021-06-25 华为技术有限公司 一种电压调节方法和电子设备
TWI708957B (zh) * 2019-12-12 2020-11-01 聚眾聯合科技股份有限公司 動態功率定位方法及其動態功率定位系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03224019A (ja) * 1990-01-30 1991-10-03 Hitachi Ltd クロックカードおよび情報処理装置
JPH06149406A (ja) * 1992-11-11 1994-05-27 Toshiba Corp Ｃｐｕクロック切換制御方式
JPH06348362A (ja) * 1993-05-10 1994-12-22 Motorola Inc 低電力モードを有する集積回路およびそのためのクロック増幅回路
JPH09231195A (ja) * 1996-02-26 1997-09-05 Hitachi Ltd マイクロコンピュータ
JPH10149237A (ja) * 1996-11-20 1998-06-02 Kyushu Syst Joho Gijutsu Kenkyusho 半導体回路
JPH1115551A (ja) * 1997-06-25 1999-01-22 Canon Inc ネットワーク・インタフェース装置
JPH11110085A (ja) * 1997-09-30 1999-04-23 Toshiba Corp ポータブルコンピュータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0632360A1 (en) 1993-06-29 1995-01-04 Xerox Corporation Reducing computer power consumption by dynamic voltage and frequency variation
JPH0781186A (ja) 1993-06-30 1995-03-28 Canon Inc 情報処理システムの省電力化装置
US5440520A (en) 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US5727208A (en) * 1995-07-03 1998-03-10 Dell U.S.A. L.P. Method and apparatus for configuration of processor operating parameters
US5745375A (en) 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5812860A (en) 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US5760636A (en) * 1996-06-28 1998-06-02 Intel Corporation Adjusting clock frequency and voltage supplied to a processor in a computer system
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03224019A (ja) * 1990-01-30 1991-10-03 Hitachi Ltd クロックカードおよび情報処理装置
JPH06149406A (ja) * 1992-11-11 1994-05-27 Toshiba Corp Ｃｐｕクロック切換制御方式
JPH06348362A (ja) * 1993-05-10 1994-12-22 Motorola Inc 低電力モードを有する集積回路およびそのためのクロック増幅回路
JPH09231195A (ja) * 1996-02-26 1997-09-05 Hitachi Ltd マイクロコンピュータ
JPH10149237A (ja) * 1996-11-20 1998-06-02 Kyushu Syst Joho Gijutsu Kenkyusho 半導体回路
JPH1115551A (ja) * 1997-06-25 1999-01-22 Canon Inc ネットワーク・インタフェース装置
JPH11110085A (ja) * 1997-09-30 1999-04-23 Toshiba Corp ポータブルコンピュータ

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206949B2 (en) 2003-03-18 2007-04-17 Matsushita Electric Industrial Co., Ltd. System and method for controlling a clock oscillator and power supply voltage based on the energy consumed for processing a predetermined amount of data
EP2431839A1 (en) 2003-03-18 2012-03-21 Panasonic Corporation Processor, driving method thereof, and information processing device
JP2005190483A (ja) * 2003-12-24 2005-07-14 Samsung Electronics Co Ltd 遊休モードでの電力消費が減少したプロセッサシステムおよびその方法
US7594126B2 (en) 2003-12-24 2009-09-22 Samsung Electronics Co., Ltd. Processor system and method for reducing power consumption in idle mode
JP4524566B2 (ja) * 2004-01-30 2010-08-18 セイコーエプソン株式会社 非同期プロセッサ、電気光学装置、及び電子機器
JP2005216136A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp 非同期プロセッサ、電気光学装置、及び電子機器
US7392413B2 (en) 2004-06-21 2008-06-24 Fujitsu Limited Changing of operating voltage in semiconductor integrated circuit
JP4623494B2 (ja) * 2004-08-03 2011-02-02 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
JP2006048304A (ja) * 2004-08-03 2006-02-16 Renesas Technology Corp マイクロコンピュータ
JP2012075168A (ja) * 2004-12-07 2012-04-12 Altera Corp プログラム可能なロジックデバイスの性能特性を調整する装置と方法
JP2006166458A (ja) * 2004-12-07 2006-06-22 Altera Corp プログラム可能なロジックデバイスの性能特性を調整する装置と方法
US9063729B2 (en) 2005-06-30 2015-06-23 Intel Corporation Device, system and method of generating an execution instruction based on a memory-access instruction
JP2011134340A (ja) * 2005-06-30 2011-07-07 Intel Corp 装置、方法、システム
JP2007026436A (ja) * 2005-06-30 2007-02-01 Intel Corp 装置、方法、システム
US8051304B2 (en) 2005-09-13 2011-11-01 Sony Computer Entertainment Inc. Power supply apparatus with system controller
JP2007079848A (ja) * 2005-09-13 2007-03-29 Sony Computer Entertainment Inc 電源装置およびそれを用いた電子機器
WO2007032119A1 (ja) * 2005-09-13 2007-03-22 Sony Computer Entertainment Inc. 電源装置およびそれを用いた電子機器
WO2012004863A1 (ja) * 2010-07-07 2012-01-12 ルネサスエレクトロニクス株式会社 データ処理装置およびデータ処理システム
WO2020179109A1 (ja) * 2019-03-04 2020-09-10 アイシン・エィ・ダブリュ株式会社 半導体装置
JP2020145229A (ja) * 2019-03-04 2020-09-10 アイシン・エィ・ダブリュ株式会社 半導体装置
EP3937233A4 (en) * 2019-03-04 2022-04-27 Aisin Corporation SEMICONDUCTOR DEVICE
JP7238477B2 (ja) 2019-03-04 2023-03-14 株式会社アイシン 半導体装置
JP7397223B2 (ja) 2020-06-26 2023-12-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データプロセッサのプログラム可能な電圧調整

Also Published As

Publication number Publication date
US6519707B2 (en) 2003-02-11
TW470875B (en) 2002-01-01
AU4654300A (en) 2000-11-17
HK1039388A1 (en) 2002-04-19
US20020083355A1 (en) 2002-06-27
GB2363659B (en) 2004-04-21
KR100496429B1 (ko) 2005-06-22
US6425086B1 (en) 2002-07-23
DE10084547B4 (de) 2005-11-03
GB0125911D0 (en) 2001-12-19
DE10084547T1 (de) 2002-03-28
HK1039388B (zh) 2004-10-08
GB2363659A (en) 2002-01-02
WO2000067102A1 (en) 2000-11-09
KR20020012186A (ko) 2002-02-15

Similar Documents

Publication Publication Date Title
JP2002543513A (ja) 低電力プロセッサの電力を動的に制御する方法および装置
US7363523B2 (en) Method and apparatus for controlling power management state transitions
US7013406B2 (en) Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US6949918B2 (en) Apparatus having adjustable operational modes and method therefore
CN100349098C (zh) 基于任务的动态调节cpu工作频率的方法及系统
EP2446338B1 (en) Quiescent state retention mode for processor
US20040071184A1 (en) Method and apparatus for performance effective power throttling
US20030120962A1 (en) Method and apparatus for enabling a low power mode for a processor
US20080010478A1 (en) Card device
US20050283625A1 (en) Controlling standby power of low power devices
US6766460B1 (en) System and method for power management in a Java accelerator environment
CA3052208A1 (en) Quick energy efficient reboot from ultra-low power mode for a system on a chip
JPH0876874A (ja) 中央処理装置のクロック制御装置およびクロック制御方法
US6311281B1 (en) Apparatus and method for changing processor clock ratio settings
US7437583B2 (en) Method and system for flexible clock gating control
US11493970B2 (en) Two-stage dynamic power supply voltage adjustment
JP2003150283A (ja) 電力制御装置及び電力制御方法
WO2014066478A1 (en) Method and device for advanced configuration and power interface (acpi) sleep state support using cpu-only reset
WO2019104479A1 (zh) 判断加载程序的方法以及电子系统
JPH04160422A (ja) 低消費電力型情報処理装置
JP2002288013A (ja) 計算機システムおよびファイル圧縮制御方法
JPH0546273A (ja) プロセツサ
JP2001195162A (ja) システム制御用処理装置及びシステム制御方法
EP1548547A1 (en) Method and apparatus for reducing memory current leakage in a mobile device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100423

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110929