KR20020012186A - 저전력 프로세서의 동적 전력 제어 방법 및 장치 - Google Patents

저전력 프로세서의 동적 전력 제어 방법 및 장치 Download PDF

Info

Publication number
KR20020012186A
KR20020012186A KR1020017013832A KR20017013832A KR20020012186A KR 20020012186 A KR20020012186 A KR 20020012186A KR 1020017013832 A KR1020017013832 A KR 1020017013832A KR 20017013832 A KR20017013832 A KR 20017013832A KR 20020012186 A KR20020012186 A KR 20020012186A
Authority
KR
South Korea
Prior art keywords
processor
voltage
frequency
operating
memory
Prior art date
Application number
KR1020017013832A
Other languages
English (en)
Other versions
KR100496429B1 (ko
Inventor
클락로렌스티.
맥다니엘바트알.
히브제이
아델메이어탐제이.
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20020012186A publication Critical patent/KR20020012186A/ko
Application granted granted Critical
Publication of KR100496429B1 publication Critical patent/KR100496429B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

간략히 말해서, 본 발명의 일실시예에 따르면, 시스템은 프로세서, 전압 조정기 및 메모리를 포함한다. 전압 조정기는 프로세서의 동작 전압을 조정하도록 프로세서에 연결된다. 메모리는 메모리 버스에 의해 프로세서에 연결된다. 메모리는, 프로세서에 의해 실행되는 경우, 적어도 부분적으로, 프로세서의 처리 부하에서의 동적 변화에 기반하여, 프로세서의 동작 주파수의 수정 및 프로세서의 동작 전압의 조정을 야기시키는 프로세서 명령어를 저장한다.

Description

저전력 프로세서의 동적 전력 제어 방법 및 장치{METHOD AND APPARATUS FOR DYNAMIC POWER CONTROL OF A LOW POWER PROCESSOR}
예를 들면, 마이크로프로세서 및 다른 디지털 시스템과 같은, 내장형 프로세서에서 전력 절약(power saving)을 달성하는 것이 점점 더 요구되고 있다. 그 하나의 이유는 셀룰러 폰 및 제한된 배터리 용량을 갖는 다른 핸드-헬드(hand-held) 휴대용 장치의 사용의 증가이다. 또한, 이러한 핸드-헬드 장치의 컴퓨팅 전력은 기술이 발전함에 따라 증가하고 있고, 가까운 장래에 계속 증가될 것이다. 이것은 특히, 이러한 증가하는 계산 요구(computational demand)를 잠재적으로 수행하고 범용적으로 사용하는, 음성 인식과 같은 소프트웨어 애플리케이션뿐만 아니라, 이러한 장치 및 시스템에 디지털 신호 처리 및 통신 용량의 부가로 인해 더욱 그러할 것이다.
이러한 프로세서를 사용하는 시스템에서, 배터리 전압은 성공적인 동작을 위해 사용되는 특정 전압 레벨보다 높게 하는 것이 일반적이며, 이에 따라, 배터리에 의해 공급된 전압은 종종 전압 조정기(regulator) 등을 통해 스텝다운(step down)된다. 더 높은 전압이 제공되는 또다른 이유는, 마이크로프로세서와 같은 프로세서에 대한 현대의 고주파수 실리콘 제조 공정은 다른 소자를 제조하는데 사용되는 공정보다 더 낮은 전압을 허용하는 경향이 있기 때문이다. 따라서, 통상적으로 조정기는 시스템의 상이한 소자에 대해 다수의 출력 레벨 전압을 제공한다. 또한, 배터리가 소모됨에 따라, 통상적으로 전압 출력 레벨이 강하되어, 이에 따라, 배터리 수명 동안에 실질적으로 동일한 동작 전압을 제공하기 위하여, 전압 조정기가 역시 사용된다. 최근에는, 스텝다운(step down)과 스텝업(step up) 동작간의 스위칭 능력을 제공하는 보다 복잡한 조정기가 이용 가능해지고 이러한 환경에서 유용해 지고있다. 이러한 조정기는 배터리가 상대적으로 새것이거나 재충전되었을 때에는 배터리 전압을 스텝다운 시키고, 시간이 지나서 시스템의 적절한 동작에 불충분한 레벨로 전압이 떨어졌을 때에는 전압을 스텝업 시킨다.
주지된 바와 같이, 전압 소모는 다음의 식에 따라 공급 전압의 전압 레벨에 연관된다. P = C(Vdd)2F , 여기서, F는 동작 주파수이고, C는 스위칭 커패시턴스이고, Vdd는 전원 전압이다. 이 식에서 나타내는 바와 같이, 전원 전압의 전압 레벨을 낮춤으로써 전력이 현저히 감소될 수 있다.
불행하게도, 주어진 동작 주파수 F에 대해 얻을 수 있는 최대 성능 또한 다음과 같이 전원 전압에 연관된다. Id(sat)= ·(Vdd- Vt)·, 여기서, Id(sat)는 포화상태에서의 드레인 전류, Vdd는 드레인-소스 전압, Vt는 임계 전압, ·는 프로세스에 따른 파라미터이며 통상적으로 2가 되도록 취해지지만 1과 2 사이가 될 수 있고, ·는 이 기술분야에서 주지된, MOS(metal-oxide semiconductor) 트랜지스터에 대한 폭 및 길이 파라미터를 포함하는 통상의 의미를 가진다. 결과적으로, 시스템은 그들의 최대 컴퓨팅 성능 요구에 부합되는 전압 레벨에서 동작하도록 설계되기 때문에, 그들은 최대 컴퓨팅 능력이 요구되지 않을 때에는 유용하지 않은 상당한 양의 전력을 소모한다. 이러한 시스템에서, 전력은 통상적으로 "클럭 게이팅(clock gating)"에 의해 절약된다. 이 접근법에서, 사용되지 않는 시스템 또는 장치의 섹션은 그들의 섹션을 턴오프로 구동하는 클럭을 가진다. 이것은 동작의 유효 주파수를 낮추어, 상기 식에서 나타난 바와 같이, 제로 주파수 시간 범위를 포함하도록 평균 주파수를 평균으로 본질적으로 낮춤으로써, 결과적으로 선형 개선(linear improvement)이 야기된다. 이에 따라, 요구된 업무를 수행하는데 충분한 컴퓨팅 성능을 여전히 제공하면서, 이들 저전력 장치에 대한 전력 소모에서의 감소를 개선하는 기술이 존재할 필요가 있다.
본 발명은 프로세서에 관한 것으로, 특히 저전력 프로세서의 동적(dynamic) 전력 제어에 관한 것이다.
본 발명에 관한 주요 사항은 특히 명세서의 결론 부분에서 제시되고 명백히 주장된다. 그러나, 본 발명은, 목적, 특징 및 장점과 함께 동작의 방법 및 구성 모두에 대해, 첨부된 도면과 함께 다음의 상세한 설명을 참조하여 완전히 이해될 수 있을 것이다.
도1은 본 발명에 따른 시스템의 실시예를 도시한 구조도.
도2는 본 발명에 따른 시스템의 다른 실시예를 도시한 구조도.
도3은 본 발명에 따른 시스템의 또다른 실시예를 도시한 구조도.
도4는 본 발명에 따른 시스템의 또 다른 실시예를 도시한 구조도.
도5는 본 발명에 따른 실시예에 대한 Fmax 대 Vdd 곡선을 도시한 그래프.
도6은 본 발명에 따른 실시예에 대한 전압 및 주파수를 증가 및 감소시키는 하나의 접근법을 도시한 플롯.
도7은 본 발명에 따른 실시예에 대한 전압 및 주파수를 증가 및 감소시키는 다른 접근법을 도시한 플롯.
발명의 요약
간략히 말해서, 본 발명의 일실시예에 따르면, 시스템은 프로세서, 전압 조정기 및 메모리를 포함한다. 전압 조정기는 프로세서의 동작 전압을 조정하도록 프로세서에 연결된다. 메모리는 메모리 버스에 의해 프로세서에 연결된다. 메모리는, 프로세서에 의해 실행되는 경우, 적어도 부분적으로, 프로세서의 처리 부하에서의 동적 변화에 기반하여, 프로세서의 동작 주파수의 수정 및 프로세서의 동작 전압의 조정을 야기시키는 프로세서 명령어를 저장한다.
다음의 상세한 설명에서, 본 발명의 완전한 이해를 돕기 위해 특정한 세부 사항들이 제시된다. 그러나, 이 기술분야의 통상의 지식을 가진 자는 본 발명이 이러한 특정한 세부 사항없이 실시될 수 있다는 것을 이해할 것이다. 다른 예에서, 본 발명을 모호하지 않게 하기 위해, 주지된 방법, 절차, 소자 및 회로는 상세히 기재되지 않았다.
앞서 논의된 바와 같이, 셀룰러 폰, 및 예를 들면, PDA(personal digital assistant) 또는 GPS(global positioning system) 수신기와 같은, 그 밖의 핸드-헬드 휴대용 장치는 통상적으로 제한된 배터리 용량을 가지므로, 특히 전력의 절약이 요구될 수 있다. 예를 들면, 통상적으로, 대략 수 파운드 이하의 무게를 갖는 시스템 또는 장치에서 사용되는 배터리는 제한된 용량을 가진다. 게다가, 이러한 장치의 계산 전력이 증가되는 추세에 있다. 이러한 증가되는 계산 전력을 사용하는 것은 상당한 전력 소모 및/또는 상당한 부가적인 전력 소모를 초래할 수 있다. 그러나, 핸드-헬드 장치는 그것이 사용되는 전체 시간동안 최대 성능을 제공하도록 계속해서 요구되지는 않을 것이다. 예를 들면, 이러한 장치는, 키 누름(key strokes)와 같은 키보드 입/출력을 처리할 때와 같이, 비교적 적은 계산량(computational capability)을 요구하는 모드에서 동작할 수 있다. 또한, 앞서 나타난 바와 같이, 특히 집적회로 또는 집적회로 상에 다른 회로와 함께 내장된 형태인, 보다 복잡한 전압 조정기가 사용될 수 있다. 이 조정기는 프로세서와 같은 특정 소자에 대한 동작 전압을 스텝다운 또는 스텝업 할 수 있는 능력을 포함할 수 있다. 이 능력은 요구된 전압을 배터리 전압의 상하로 효과적으로 제공할 수 있는 기회를 제공하여, 이에 따라, 배터리 수명 또는 충전 사이의 시간을 효과적으로 늘릴 수 있게 된다. 보다 상세히 말하면, 이 능력은 적어도 일부의 프로세서 능력 이용도에서의 변화, 및 이에 따라 특정 시간에서 특정한 계산 업무(computational task)가 실행될 때와 같이, 이러한 전압 레벨이 요구될 때에 기반하여, 요구 전압 레벨을 동적으로 공급하도록 제공될 수 있다.
앞서 나타난 바와 같이, 전력 소모는 프로세서의 동작 주파수와는 선형적인 관계로 연관되고, 동작 전압 레벨과는 제곱 법칙 관계로 연관된다. 따라서, 예를 들면, 프로세서와 같은 소자의 계산 요구가 비교적 높거나 또는 비교적 낮을 때에, 전력 소모에서의 합성된 선형(예, 주파수) 및 제곱 법칙(예, 전압) 감소 개선(reduction improvement)을 제공하는 기술이 사용될 수 있다. 상세히 말하면, 핸드-헬드 장치가 스위칭되는 전력 조정을 이용할 수 있거나, 또는 출력 전압 레벨이 프로그램 가능하도록 만들어질 수 있다. 이 접근법이 사용되는 경우, 예를 들면, 프로세서에 대한 동작 전압, 및 이에 따른 전력 소모는 프로세서 명령어의 실행을 통해, 프로세서 자체에서 제어될 수 있다. 프로세서 동작 전압 레벨에 추가로, 프로세서의 동작 주파수도 마찬가지로 요구 방식으로 동적으로 제어될 수 있다. 이에 관련해서, 프로세서의 처리 부하에서의 동적 변화라는 용어는, 동작 주파수의 수정 또는 동작 전압의 조정을 요구를 바람직하게 수행하는데 충분한 전력 소모에서의 영향 및/또는 프로세서에 의한 성능에 대한 가능성을 가지는 처리 부하에서의 측정 또는 예측되는 변화를 말한다. 특정한 일실시예에서, 본 발명이 이러한점에서 그 범위가 제한되지는 않지만, 프로세서 명령어는, 프로세서에 의해 실행되는 동안에, 계산 집약적인(computationally intensive) 업무가 시작되는지 또는 막 시작되었는지를 판단할 수 있다. 예를 들면, 애플리케이션의 실행가능 코드는, 메모리내에 신규 애플리케이션 프로그램을 배치하고, 프로세서에 의해 그들의 동작을 시작하는 OS의 부분인, OS(operating system) "로더(loader)"에 대한 정보를 포함할 수 있고, 로더는 이 애플리케이션에 대한 소기의 성능 레벨을 매치시키기 위해, 시스템의 전력 및 주파수 상태를 증가 또는 감소시키는 서브루틴을 실행하게 된다. 이 경우에, 올바르게 실행되기 위한 애플리케이션에 소기의 주파수는 몇몇 수단을 통해 애플리케이션 프로그래머에 의해 결정되고, 프로그램의 일부로서 저장될 수 있다. 대안적으로, 애플리케이션은, 직접 또는 OS를 통해 자신의 전력 및 주파수를 증가 또는 감소시키기 위한 OS 서비스 또는 소정의 서브루틴을 호출할 수 있다. 후자는 잘못된 애플리케이션으로부터 시스템의 보호를 제공할 수 있거나, 하나 이상의 애플리케이션이 동시에 실행되는 경우에 유리할 수 있다. 다수의 애플리케이션이 실행되는, 이러한 경우에, OS는 요구 성능의 합을 결정하여, 이 합에 대해 정확한 전력 및 주파수를 전달할 수 있다. 물론, 이것은 이것이 어떻게 달성될 수 있는지에 대한 단지 하나의 예이며, 본 발명의 특정 접근법으로 제한되지 않는다. 따라서, 일실시예에서, 이들 명령어의 실행은, 예를 들면, 동작 주파수 및 동작 전압 레벨을 제어하는 특정 레지스터내의 비트 또는 2진 디지털 신호의 세팅을 야기하여, 요구된 높은 컴퓨팅 능력을 계속 제공하면서도, 특별히 계산 집약적이지 않은 업무에 대해서는 전력 소모를 감소시킬 수 있게 된다. 이 특정한 실시예에서, 계산집약적인 업무가 프로세서에 의해 수행되어질 때에는, 프로세서의 동작 주파수 및 동작 전압 레벨을 다시 제어하는 비트 또는 2진 디지털 신호를 세팅함으로써, 실행되고 있는 프로세서 명령어는 비교적 낮은 상태로 전력 소모를 감소시킬 수 있다. 또한, 특정한 일실시예에서, 본 발명은 이러한 점에서 그 범위가 제한되지 않지만, 이후에 보다 명백해지는 것과 같이, 프로세서를 구동하는 클럭이 동작을 지속하도록 제공될 수 있으며, 이에 따라, 프로세서는, 상당한 양의 전력을 절약하면서, 이러한 전압/주파수 변화 후에 바로 프로세서 명령어를 성공적으로 실행할 수 있게 된다.
도1은 본 발명에 따른 실시예의 일실시예를 도시한 구조도 이다. 물론, 앞서 나타내고 이후에 보다 상세히 설명되는 바와 같이, 본 발명은 이 특정한 실시예로 그 범위가 제한되지는 않는다. 그러나, 도1에 도시된 실시예(100)는 마이크로프로세서와 같은 프로세서(110), 전압 조정기(120) 및 메모리(130)를 포함한다. 도시된 바와 같이, 메모리(130)는 메모리 버스(140)를 통해 프로세서(110)에 연결된다. 또한, 전력은 배터리(150)를 통해 시스템으로 공급되지만, 물론, 통상적으로 배터리는 여러 소스로부터 얻어질 수 있기 때문에, 이러한 시스템은 배터리(150)없이 제공될 수 있다는 것이 이해될 것이다. 또한, 프로세서와 같은, 본 발명에 따른 시스템의 일부 실시예의 특정 소자도 마찬가지로, 예를 들면, 이후에 시스템에 합체되도록 개별적으로 팔리거나 제공될 수 있고, 이것은 역시 본 발명의 범위내에 존재한다.
이 특정한 실시예에서, 전압 조정기(120)는 프로세서(110)에 연결되어, 도1에서 프로세서(110)의 동작 전압 Vdd를 조정한다. 이 실시예에서, 이것은 적어도 부분적으로, 이하에서 보다 상세히 설명되는 바와 같이, 전압 조정기에 제공되는 2진 디지털 신호에 기반하여 발생한다. 도1에 도시된 바와 같이, 이들 2진 디지털 신호는 이 특정 실시예에서 제어 레지스터(125)로 로딩되는 제어 워드를 통해 제공된다. 예를 들면, DRAM(dynamic random access memory)을 포함할 수 있는 메모리(130)는 프로세서 명령어를 저장하고 있는데, 이 프로세서 명령어가, 프로세서(110)에 의해 실행되면, 적어도 부분적으로, 프로세서의 처리 부하에서의 동적 변화에 기반하여, 프로세서(110)의 동작 주파수의 수정 및 프로세서(110)의 동작 전압의 조정이 야기된다.
이 특정 실시예에서, 제어 워드는 마이크로프로세서(110)에 의해 제어 버스(160)를 통해 전압 조정기(120)로 제공되지만, 역시, 본 발명으로 이에 대해 제한되지 않는다. 그러나, 이 특정한 실시예에서, "제어 레지스터"는 "메모리 매핑(memory mapped)"일 수 있다. 보다 상세히 말하면, 메모리(130)내의 어떤 실제 메모리 위치에도 상응하지 않는, 하나 또는 그 이상의 선택 또는 지시된 어드레스 메모리 위치가 메모리(130)의 일부분으로서 동작 또는 기능할 수 있다. 즉, 프로세서에게는, 프로세서가 이 선택된 메모리 어드레스 위치 또는 메모리 어드레스 위치들을 기록 또는 판독할 때에, 제어 레지스터를 어드레싱하는 것이 명백하다. 이러한 실시예에서, 전압 조정기(120)는 메모리 버스(140)에 의해 메모리(130)내에 위치된 제어 레지스터에 연결될 수 있다(도1에서는 미도시됨). 이에 따라, 선택 또는지시된 위치에 대한 기록 동작은 제어 레지스터에서의 변화를 시그널링할 수 있다. 물론, 본 발명은 이 실시예로 범위가 제한되지는 않지만, 전압 조정기 제어 전압은 메모리 위치라기 보다는 입력/출력(I/O) 포트에 대응할 수 있다.
이 특정 실시예에서, 전압 조정기(120)에 의해 마이크로프로세서(110)로 전달되는 전압 레벨은, 특정 마이크로프로세서 애플리케이션을 실시간으로 수행하는데 요구되는 주파수에 기반하여 제어 레지스터 2진 디지털 신호를 세팅함으로써 조정될 수 있다. 이에 따라, 이러한 실시예에서, 메모리(130)에 저장되고 프로세서(110)에 의해 실행되는 프로세서 명령어는 특정 업무의 처리 부하 또는 계산 집약도(computational intensity)를 액세스하여, 이에 따라 제어 레지스터(125)의 비트를 조정할 수 있다. 따라서, 이 특정 실시예에서, 전압 조정기(120)는 프로그램 가능하다. 도1에 도시된 바와 같이, 메모리(130), 마이크로프로세서(10) 및 전압 조정기(120)는 각각 개별적인 집적회로 칩이지만, 본 발명은 이에 대해 범위가 제한되지 않는다. 또한, 시스템(100)은 마이크로프로세서에 의해 실행되는 업무의 많은 부분을 위해 정상 동작 전압을 포함할 수 있다. 전압 조정기(120)는 프로세서(110)에 연결되어, 이 실시예에서는, 적어도 부분적으로, 제어 레지스터(120)에 제공된 것과 같은, 전압 조정기(120)에 제공되는 2진 디지털 신호에 기반하여, 프로세서(110)의 동작 전압을 이 정상 동작 전압으로부터 위 및/또는 아래로 조정할 수 있다. 예를 들면, 업무는 계산 집약적인 것으로부터 집약적이지 않은 것으로의 연속체(continuum)가 될 수 있다. 이러한 연속체의 하나의 종단에서, 음성 인식이 계산 집약적인 업무의 예가 될 수 있고, 다른 종단에서는, 키 누름과 같은 키보드 입력/출력이 계산 집약적이지 않은 업무의 예가 될 수 있다. 마찬가지로, 정상 동작 전압이 사용될 수 있는, 이러한 두 종단간의 업무의 예는 네트워크 동작의 수행을 포함할 수 있다. 물론, 이들 업무는 단지 예로서 제공된 것뿐이며, 본 발명은 이러한 업무 또는 연속체로 제한되지 않는다. 앞서 나타난 바와 같이, 일실시예에서, 제어 레지스터에 매핑되는 하나 또는 그 이상의 선택 또는 지시된 메모리 위치 어드레스에 대해 2진 디지털 신호가 기록될 수 있다.
일실시예에서, 물론 본 발명은 이에 대해 제한되지 않지만, 메모리(130)는 프로세서 명령어를 저장하고, 이 프로세서 명령어가 프로세서(110)에 의해 실행되면, 전압 조정기(120)에 의해 프로세서의 동작 전압을 조정하기 전에, 프로세서를 슬립 모드(sleep mode)가 되도록 한다. 이 실시예에서, 마이크로프로세서를 슬립모드로 두는 것은 현재 동작을 종료하고, 내부 클럭을 멈추며, 프로세서 PLL(phase locked loop) 또는 유사한 회로를 멈추는 것을 포함한다. 이것이 발생하면, 앞서 나타난 바와 같이, 프로세서에 의해 실행되는 프로세서 명령어는 제어 레지스터(125)와 같은 제어 레지스터에 2진 디지털 신호를 제공할 수 있고, 이것은 프로세서(110)의 동작 전압이 전압 조정기(120)에 의해 변화되도록 한다. 일실시예에서, 본 발명은 이에 대해 범위가 제한되지 않지만, 프로세서 명령어는, 전압 조정이 성공적으로 달성되도록 하기 위해, 동작 전압의 조정 후에 충분한 양의 시간동안 프로세서가 대기하도록 할 수 있다. 이 기술분야의 통상의 지식을 가진 자는 이러한 양의 시간을 특정하는 많은 방법이 존재한다는 것과, 여기서는 열거되지 않았지만 다양한 대안적인 방법이 본 발명의 범위내에 모두 포함될 수 있다는 것을알 수 있을 것이다. 마찬가지로, 대안의 실시예에서, 프로세서 명령어가 프로세서에 의해 실행되면, 전압 조정이 성공적으로 달성되도록, 동작 전압의 조정 후에 프로세서를 확인하도록 할 수 있다. 일례로서, 이것은 전압 기준을 모니터하는 A/D 변환기의 출력을 저장하는 다른 레지스터를 판독함으로써 달성될 수 있다. 이러한 장치는 전압 조정기 제어 메커니즘의 부분들을 실질적으로 이용할 수 있는데, 예로, A/D 변환기는 전압 조정기의 일부로서 공급 전압의 디지털 제어를 생성하도록 사용될 수 있는 D/A 변환기의 부분이다. 현대의 PC 머더보드 설계는, 시스템 전압 및 온도가 정상적인 세팅 안에 있는지를 모니터하기 위해, OS 및 BIOS(basic input-output system)에 의해 판독될 수 있는, 많은 이러한 A/D 포트를 가진다. 예를 들면, 이것들은 현재 소자가 고장인 경우 정지하도록 시스템에 먼저 시그널링 하도록 사용된다. 이것은 단지 접근법의 일례일 뿐이며, 본 발명은 이러한 특정 기술로 범위가 제한되지 않는다. 모든 경우에, 프로세서의 동작 주파수는, 이전의 이벤트가 성공적으로 완료된 후, 즉, 이 특정 실시예에서는, 프로세서를 슬립 모드로 두고, 프로세서의 동작 전압을 성공적으로 수정한 후에, 수정된 주파수로 프로세서의 동작을 개시함으로써 수정될 수 있다. 이것은, 예를 들면, PLL이 사용된 경우에, 이 수정된 주파수로 동기(lock)되도록 마이크로프로세서의 PLL의 동작을 갱신함으로써 구현될 수 있다. 이것은 많은 기술 중의 하나로 달성될 수 있으며, 본 발명은 특정한 기술로 범위가 제한되지는 않는다. 예를 들면, PLL의 입력 신호에 대한 분할 비율이 수정될 수 있지만, 역시, 본 발명은 이에 대해 범위가 제한되지는 않는다. 또한, 전압 조정기에 있어서, 이것은 도1의 레지스터(112)와 같은 특정한프로세서 레지스터로 매핑되는 메모리 위치에 기록함으로써 시그널링될 수 있다. PLL이 수정된 주파수로 동기되면, 마이크로프로세서의 내부 클럭이 재시작되고, 시스템의 정상 동작이 그 정지되었던 시점부터 다시 시작될 수 있다. PLL이 정지된 후에, PLL을 재시작시키고, 이것을 일실시예에서의 수정된 주파수로 동기시키는 것은, 예를 들면, 약 10 마이크로초 정도 걸릴 수 있다. 물론, 이것은, 적어도 부분적으로, 전압 및 대상 주파수의 범위에 의존하며, 따라서, 이것은 예로서 간단히 제공된다. 그러나, 예를 들면, 클럭 속도에 있어서, 이것은 일부 경우에 시간 소모적인 동작일 수 있다.
동작 전압 레벨 및 동작 주파수 레벨의 수정을 초래한 동작이 프로세서에 의해 완료되면, 동작 전압 레벨 및 동작 주파수 레벨을 이전 레벨로 다시 변화시키기 위해 동일한 접근법 또는 기술이 다시 사용될 수 있다. 따라서, 정상 전압 레벨 및 정상 동작 주파수가 특정 실시예에 대해 존재하는 경우에, 이 기술은 특별히 덜 계산 집약적인 업무가 감지 또는 인식되는 경우에는, 동작 주파수 및 동작 전압 레벨을 감소시키도록 사용될 수 있고, 마찬가지로, 특별히 계산 집약적인 업무가 감지 또는 인식된 경우에는, 동작 전압 레벨 및 동작 주파수를 증가시키도록 사용될 수 있다. 전술된 바와 같이, 계산 집약적인 업무는 음성 인식을 포함하고, 정상 업무는 네트워크 프로세싱을 포함하며, 계산 집약적이지 않은 업무는 키보드 입력/출력과 같은 예를 포함하지만, 이들은 단지 예시적인 것일 뿐이다. 따라서, 본 발명은 전압 및 주파수에서의 스텝업, 또는 전압 및 주파수에서의 스텝다운으로만 범위가 제한되지 않으나, 이러한 실시예가 또한 가능할 수 있으며, 본 발명의 범위내에 포함된다.
다른 실시예에서, 본 발명에 따르면, 마아크로프로세서 및 PLL이 사용된 경우에, 마이크로프로세서의 PLL이 동작 전압 레벨을 변화시키는 동안에도 동작을 계속할 수 있다. 이 특정한 실시예의 하나의 장점은 전압/주파수 레벨이 변화된 후에 바로 동작이 완료될 수 있다는 것이다. 예를 들면, 앞서 설명된 바와 같이, PLL이 정지하는 경우, PLL이 수정된 주파수로 동기를 재수립하는데에 약간의 시간이 걸리지만, PLL이 동작을 계속하고 내부 클럭이 정지되는 경우에는, 내부 클럭은 하나의 클럭 펄스에서 재시작될 수 있고, 이것은 시간이 덜 걸리는 장점이 있다. 이 특정한 실시예에서, 메모리(130)는 프로세서 명령어를 저장하고 있는데, 이 프로세서 명령어가 프로세서에 의해 실행되면, 프로세서의 동작 전압 및 프로세서의 동작 주파수를 조정하기 전에 프로세서를 유휴 모드(idle mode)로 두게 된다. 대안의 실시예에서, PLL이 사용된 경우에, PLL 주파수가 변화되는 동안에, 내부 클럭은 PLL 기준 클럭으로부터 직접 구동될 수 있다. 이 방식에서, 프로세서는 정보의 처리를 계속하고, 비록 보다 낮은 속도의 기준 클럭에서지만, 외부 이벤트, 예로, 인터럽트에 대해 반응할 수 있다. 이 모드는 프로세서가 버스로부터 프로세서 정보가 입력되는 것을 기다릴 때에 전력 절약 수단이 된다. 이 특정 실시예에서, 유휴 모드에서, 프로세서는 현재의 동작을 끝내고, 내부 클럭을 정지시킨다. 그러나, 이 실시예에서, 예를 들면, 프로세서의 PLL은 동작을 계속한다. 이 특정 접근법에서, PLL이 동작을 계속하는 동안에, 프로세서의 동작 전압이 전압 조정기에 의해 조정되고, 전술된 바와 같이, 프로세서의 동작 주파수가 수정된다. 앞서 나타낸 바와 같이, 저장된 프로세서 명령어를 실행함에 따라, 프로세서에 의해 동적인 처리 부하가 인식 또는 결정될 수 잇다. 예를 들면, 보다 계산 집약적이거나, 또는 보다 덜 계산 집약적인 업무가 특정 주기의 시간 동안에 시작되는 것을 인식할 수 있다. 예를 들면, 본 발명은 이에 대해 범위가 제한되지 않지만, 프로세서가 음성 인식을 수행하는 경우에, 이것은 비교적 짧은 주기 동안에 일부 계산 집약적인 업무가 수행되도록 하게 된다.
또한, 이 특정한 실시예에서, 동작 전압을 조정하고 동작 주파수를 수정하는 다른 많은 접근법이 존재할 수 있다. 예를 들면, 이것은 임의의 파라미터에 따라, 순차적 또는 선택적으로 수행될 수 있고, 이들은 동시에 실행될 수 있다. 예를 들면, 동작 전압을 증가시키는데 걸리는 시간의 양은 PLL의 주파수를 증가시키는데 걸리는 시간의 양에 비해 상대적으로 짧을 수 있다. 따라서, 이들 동작이 동시에 수행되는 경우, 동작 주파수를 증가시키는 시간에 의해, 두 동작이 성공적으로 완료될 수 있을 것이다. 대안적으로, 동작 전압을 감소시키기 위한 시상수(time constant)는 PLL의 동작 주파수를 감소시키기 위한 시상수보다 상대적으로 더 크게 만들어질 수 있다. 또한, 이것은, 동작 전압이 요구된 레벨로 감소되는 시간에 의해, 두 동작이 성공적으로 완료되도록 하여, 이들 동작을 동시에 수행하는 것이 바람직할 수 있는 상황을 나타낼 수 있다. 도7은 본 발명의 실시예에 대해 이들 동작이 동시에 수행되는 경우를 도시하고 있다. 이것은 물론, 이 문장에서, 전체 시간 동안에 두 동작이 수행되는 것을 의미하는 것이 아니라, 그 동작들이 적어도 일부 시간동안에 오버랩되는 것을 의미한다고 이해될 것이다. 또한, 이 기술분야의 통상의 지식을 가진 자에게는, 이것을 성공적으로 수행하기 위한 특정한 세부사항은 특정 업무, 또는 실행되는 업무뿐만 아니라 여러 다른 요인에 변경될 수 있다는 것이 이해될 것이다. 따라서, 본 발명은 하나의 특정한 접근법으로 범위가 제한되지 않는다. 또한, 대안적인 실시예에서, 동작 주파수의 수정 및 동작 전압의 조정이 순차적으로 요구될 수 있다. 이에 따라, 마이크로프로세서가 유휴 모드로 놓여진 후에, 프로세서 PLL은 출력 클럭 주파수를 감소시키도록 시그널링될 수 있다. 앞서 나타낸 바와 같이, 이것은, PLL이 사용된 경우, PLL에 인가되는 입력 신호에 대한 디바이더 비율(divider ratio)을 수정하는 것과 같은, 많은 기술 중의 하나로 달성될 수 있다. 마찬가지로, 특정 실시예에 따르면, 실행되는 프로세서 명령어는, 프로세서가 요구된 동작 주파수의 달성을 확인하는데 충분한 주기의 시간동안 대기하도록 지시하거나, 또는 프로세서가 적절한 동작 주파수에 도달했는지를 판단하도록 할 수 있다. 일례로서, 테이블 룩업 프로그램 타이머와 같이, 예상 가능한 변화하에서 PLL의 정상 동기 시간과 동일한 길이의 시간이 걸리는 타이머를 통해 가능하거나, 또는, 대안적으로 주파수 검출기로부터의 정보에 기반한, 차지 펌프(charge pump)에서의 동작에 기반하여, PLL로부터의 신호를 수신함으로써, 동기 또는 동기되지 않은 상태를 나타내는 신호를 프로세서로 전송할 수 있다. 이러한 주파수 동기 검출기는 이 기술분야의 통상의 지식을 가진 자에게는 주지되었으며, 여기서 더 상세히 기술되지는 않을 것이다. 그러나, 본 발명은 이것을 달성하기 위한 특정한 접근법으로 범위가 제한되지 않는다. 모든 이벤트에서, 전술된 바와 같이, 요구된 동작 주파수가 달성되면, 프로세서는 동작 전압을 조정하도록 전압 조정기에 신호를 보내는 프로세서 명령어를 실행할 수 있다. 이 특정한 실시예에서, 전력 소모를 감소시키도록 요구되는 경우, 앞서 기술된 순서, 즉, 동작 주파수를 수정하고 나서 동작 전압을 조정하도록 사용되는 것이 바람직하다. 대안적으로, 전술된 바와 같이, 계산 집약적인 업무가 수행되어야 할 때와 같이, 전력 소모를 증가시키도록 요구되는 경우에는, 더 높은 전압으로 이동하도록 전압 조정기에 신호한 후에, 출력 클럭 주파수를 증가시키도록 마이크로프로세서로 시그널링하는 것이 바람직하다. 도6은 본 발명의 특정한 실시예에 대해, 동작 주파수에 앞서 동작 전압을 증가시키고, 동작 전압에 앞서 동작 주파수를 감소시키는 것을 도시하고 있다. 여기서, 도5에 도시된 곡선하에서 동작이 실행되는 한, 전압 및 주파수 변화가 이루어지는 동안에, 계산이 중지될 필요가 없다. 이에 따라, 프로세서는 변화 중에 회로 속도/전압 동작 엔벨로프(envelope)를 방해하지 않는다. 이것은, 예를 들면, 주파수 및 전압에서의 증가 또는 감소 동안에 그 형태에서와 같이 유지되도록 하는 회로 설계에 의해 시상수를 강제함으로써 구현된다.
이 특정 실시예에서는, 도5에서의 그래프에 의해 도시된 바와 같이, 동작 주파수가 주어진 전압 레벨에서 성공적으로 전달될 수 있는 최대 주파수 레벨 이하로 유지된다. 동작 주파수를 주어진 동작 전압에 대한 이 레벨 이하로 유지함으로써, 특정한 실시예에서는, 마이크로프로세서의 동작이 중지되지만, 유휴 상태를 유지하는 내부 회로로 인해, 나머지 회로에서의 기능상의 고장의 위험이 보다 적거나 없게 된다. 대안적으로, 내부 회로는, 주어진(일시적으로변하는) 동작 전압에서 가용한 주파수 위의 전압에서의 동작 가능성이 보다 적거나 또는 없도록 달성할 수있는, 전술된 기준 주파수에서 실행될 수 있다. 보다 상세히 말하면, 동작 주파수가, 내부 회로가 특정 동작 레벨에서 클럭을 이용하여 성공적으로 페이스(pace)를 유지할 수 있도록 하는 레벨 이하로 유지된다. 이에 따라, 내부 전압에서 동작할 수 있는 회로보다 더 짧게 클럭 생성기에 의해 생성되는 사이클의 위험이 적거나 또는 존재하지 않는다.
물론, 대안의 실시예에서는, 이러한 여러 시스템 소자들이 집적될 수 있다. 이에 따라, 도2는 본 발명에 따른 시스템의 다른 실시예를 도시하고 있다. 이 특정 실시예(200)에서, 전압 조정기와 플래시 메모리가 하나의 집적회로 칩(210)에 집적된다. 바람직한 점은, 플래시 메모리를 생산하는데 사용되는 제조 공정은 보다 높은 전압을 허용하며, 이것은, 이 기술분야의 통상의 지식을 가진 자에게는 주지된 바와 같이, 적어도 부분적으로, 적절한 플래시 프로그래밍 및 소거에 사용되며, 이에 따라, 상대적으로 효과적인 전압 조정기의 제조가 가능할 수 있다. 또한, 특히 2개의 폴리실리콘 게이트 층을 사용하는, 부가적인 프로세싱 및 이 프로세싱의 특성은, 통상적으로 마이크로프로세서 제조에 사용되는, 예를 들면, 통상의 로직 공정보다 쉬운 수동 아날로그 소자를 포함하도록 이러한 공정 능력을 지원한다. 마찬가지로, 플래시 메모리를 사용하는 것은, 이러한 핸드-헬드 시스템에서 프로그램 저장 수단으로 통상 사용됨에 따라, 시스템의 통상적인 상태에서 중대한 제한은 아니다. 도2에 도시된 바와 같이, 이 특정한 실시예에서, 칩(210)에 집적된 제어 레지스터(219)는 플래시 메모리 제어 회로와 실질적으로 동일한 방식으로 액세스된다. 이에 따라. 제어 레지스터는 플래시 메모리(215)에 대한 기록 및 판독 동작을제어하는 동일한 회로에 의해 액세스된다. 따라서, 이 접근법의 다른 장점은, 도2에 도시된 바와 같이, 시스템의 마이크로프로세서 측에 부가적인 버스가 사용되지 않는다는 것이다. 이 접근법은 전술된 제어 레지스터가 "메모리 매핑"이였던 것과 유사하여, 메모리 버스는 전압 조정기를 프로그램하는데 사용되는 2진 디지털 제어 신호를 전송하는데 사용될 수 있다. 그러나, 이 특정 실시예에서, 이것은 전압 조정기를 플래시 메모리와 함께 하나의 집적회로 칩에 집적함으로써 달성된다. 마찬가지로, 전압 조정기는 또한, SDRAM(static-dynamic random access memory) 또는 다른 시스템 레벨 장치와 같이, 다른 전압 신호 레벨을 제공할 수 있고, 이 동작에 추가로 도2에서의 프로세서(230)에 대해 수행할 수 있다.
도4는 또 다른 실시예의 구조도 이다. 이에 도시된 바와 같이, 이 실시예에서, 프로세서와 전압 조정기는 하나의 집적회로 칩에 집적된다. 도3은 도2 및 도4에 도시된 실시예보다 더 높은 레벨의 집적도를 사용하는 또 다른 실시예의 구조도 이다. 이 특정 실시예에서는, 프로세서(310), 플래시 메모리(320) 및 전압 조정기(330)가 하나의 집적회로 칩에 집적된다. 도3에 도시된 바와 같이, 이 특정 실시예는 도3에 도시된 DRAM(340)과 같은 외부 장치로 전압 신호 레벨을 공급할 수 있다. 이 특정 실시예의 하나의 장점은 도3의 제어 레지스터(315)가 마이크로프로세서(310)에 직접 집적될 수 있다는 것이다. 예를 들면, 본 발명은 이에 대해 범위가 제한되지 않지만, 주지된 ARM 아키텍처에서, 코-프로세서(co-processor) 제어 레지스터는, 클럭 주파수, 및 유휴 및 다른 가능 상태와 같은 전력-다운 모드를 제어하는데 사용될 수 있는 것과 실질적으로 동일한 방식으로 전압 동작 레벨을 제어하도록 사용될 수 있다. 본 발명은 이에 대해 범위가 제한되지 않지만, 하나의 특정 실시예에서, 사용된 레지스터는 클럭 및 전력 관리 기능을 포함하는 ARMR코-프로세서 레지스터(CP) CP-14 레지스터7을 포함한다. 이 레지스터에서, 일부 비트는 전압 상태를 제어하고, 일부는 클럭 주파수(PLL 배수기)를 제어한다. 예를 들면, 변화 동작은, 이 기술분야의 통상의 지식을 가진 자에게는 익숙한 방식으로 이 레지스터로의 기록이 검출되면 개시될 수 있다. 이에 따라, 하나의 레지스터가 동작 전압의 조정 및 동작 주파수의 수정이 하나의 동작으로 달성되는 실시예에서 사용될 수 있고, 물론, 본 발명은 이에 대해 범위가 제한되지는 않는다. 도4에 도시된 실시예 또한 이 장점을 제공할 수 있다는 것을 알 수 있다.
또한, 다른 실시예는, 시스템보다는, 대안적으로, 예를 들면, 하드 디스크, 컴팩트 디스크(CD) 또는 디스켓과 같은, 컴퓨터 또는 머신 판독가능 저장 매체와 같은 저장 매체를 포함하는 물품을 포함할 수 있다. 이러한 실시예에서, 저장 매체는 그 안에 프로세서 명령어와 같은 명령어를 저장할 수 있다. 프로세서 명령어는, 프로세서에 연결된 전압 조정기를 포함하는 시스템과 같은 시스템에서 실행되는 경우, 적어도 부분적으로, 프로세서의 처리 부하에서의 동적인 변화에 기반하여, 프로세서의 동작 전압의 조정 및 동작 주파수의 수정을 야기할 수 있다. 본 발명은 이에 대해 범위가 제한되지 않지만, 이러한 실시예는, 형태에 대해 도시되고 전술된 것과 같은, 부가적인 특징을 포함할 수 있다. 또한, 본 발명은 이에 대해 범위가 제한되지는 않지만, 전술된 실시예에서 설명된 방식으로 프로세서의 동작 전압을 조정하고 동작 주파수를 수정하는 것과 같이, 본 발명에 따른 프로세서의 전력 소모를 줄이는 방법을 대안적으로 포함할 수 있다.
여기서, 본 발명의 일부 형태가 도시되고 설명되었지만, 이 기술분야의 통상의 지식을 가진 자는 이에 대한 많은 수정, 대체, 변경이 가능할 것이다. 따라서, 첨부된 청구범위는 본 발명의 진정한 사상 안에 포함되는 이러한 모든 변경 및 수정을 커버하도록 의도되었음이 이해되어야 한다.

Claims (3)

  1. 프로세서, 전압 조정기, 및 메모리
    를 포함하고,
    여기서, 상기 전압 조정기는 상기 프로세서의 동작 전압을 조정하도록 상기 프로세서에 연결되고,
    상기 메모리는 메모리 버스를 통해 상기 프로세서에 연결되고, 상기 메모리는, 상기 프로세서에 의해 실행되는 경우, 적어도 부분적으로, 상기 프로세서의 처리 부하에서의 동적 변화에 기반하여, 상기 프로세서의 동작 주파수의 수정 및 상기 프로세서의 동작 전압의 조정을 야기시키는 프로세서 명령어를 저장하고 있는
    시스템.
  2. 프로세서의 동작 전압을 조정하기 위해 상기 프로세서에 연결된 전압 조정기를 포함하는 시스템내에서, 상기 프로세서에 의해 실행되는 경우, 적어도 부분적으로, 상기 프로세서의 처리 부하에서의 동적 변화에 기반하여, 상기 프로세서의 동작 주파수의 수정 및 상기 프로세서의 동작 전압의 조정을 야기시키는 프로세서 명령어를 저장하고 있는 저장 매체
    를 포함하는 물품(article).
  3. 프로세서의 전력 소모를 감소시키는 방법에 있어서,
    상기 프로세서의 동작 주파수를 수정하는 단계; 및
    상기 프로세서의 동작 전압을 조정하는 단계
    를 포함하고,
    여기서, 상기 수정 및 조정은, 적어도 부분적으로, 상기 프로세서의 처리 부하에서의 동적 변화에 기반하는
    방법.
KR10-2001-7013832A 1999-04-30 2000-04-20 저전력 프로세서의 동적 전력 제어 방법 및 장치 KR100496429B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/302,560 1999-04-30
US09/302,560 US6425086B1 (en) 1999-04-30 1999-04-30 Method and apparatus for dynamic power control of a low power processor
PCT/US2000/010799 WO2000067102A1 (en) 1999-04-30 2000-04-20 Method and apparatus for dynamic power control of a low power processor

Publications (2)

Publication Number Publication Date
KR20020012186A true KR20020012186A (ko) 2002-02-15
KR100496429B1 KR100496429B1 (ko) 2005-06-22

Family

ID=23168270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7013832A KR100496429B1 (ko) 1999-04-30 2000-04-20 저전력 프로세서의 동적 전력 제어 방법 및 장치

Country Status (9)

Country Link
US (2) US6425086B1 (ko)
JP (1) JP2002543513A (ko)
KR (1) KR100496429B1 (ko)
AU (1) AU4654300A (ko)
DE (1) DE10084547B4 (ko)
GB (1) GB2363659B (ko)
HK (1) HK1039388B (ko)
TW (1) TW470875B (ko)
WO (1) WO2000067102A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8245057B2 (en) 2009-05-20 2012-08-14 Samsung Electronics Co., Ltd. Method of power management for dynamically controlling power in a processor in according to a workload rate of the processor
KR101333900B1 (ko) * 2010-06-23 2013-11-27 인텔 코오퍼레이션 동적 메모리 동작 상태를 통한 메모리 전력 관리
KR101354908B1 (ko) * 2006-02-01 2014-01-22 삼성전자주식회사 컴퓨터시스템

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
JP3374803B2 (ja) * 1999-09-28 2003-02-10 日本電気株式会社 無線機器
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6721892B1 (en) 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6816978B1 (en) * 2000-06-07 2004-11-09 Hewlett-Packard Development Company, L.P. System and method for adjusting an input voltage to a switching power supply while keeping the output voltage constant
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6697952B1 (en) * 2000-07-24 2004-02-24 Dell Products, L.P. Margining processor power supply
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6766460B1 (en) * 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US6988211B2 (en) * 2000-12-29 2006-01-17 Intel Corporation System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field
TW535050B (en) * 2001-01-02 2003-06-01 Winbond Electronics Corp Adjustment method and apparatus of execution efficiency for electronic device
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
JP2003110948A (ja) * 2001-07-27 2003-04-11 Sanyo Electric Co Ltd 撮像装置
US7346048B1 (en) 2001-07-31 2008-03-18 Lsi Logic Corporation Efficient high density voice processor
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
DE60223555T2 (de) * 2001-08-29 2009-06-10 Mediatek Inc. Verfahren und apparat zur takt- und leistungssteuerung in drahtlosen systemen
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
JP2003173211A (ja) * 2001-12-05 2003-06-20 Rohm Co Ltd レギュレータ
JP2003186567A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd マイクロプロセッサ
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
EP1351117A1 (en) * 2002-04-03 2003-10-08 Hewlett-Packard Company Data processing system and method
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7315178B1 (en) 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US6920574B2 (en) 2002-04-29 2005-07-19 Apple Computer, Inc. Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US7210054B2 (en) * 2002-06-25 2007-04-24 Intel Corporation Maintaining processor execution during frequency transitioning
EP1387258A3 (en) * 2002-07-31 2008-01-02 Texas Instruments Incorporated Processor-processor synchronization
US7155617B2 (en) * 2002-08-01 2006-12-26 Texas Instruments Incorporated Methods and systems for performing dynamic power management via frequency and voltage scaling
US7080267B2 (en) 2002-08-01 2006-07-18 Texas Instruments Incorporated Methodology for managing power consumption in an application
US7174468B2 (en) * 2002-08-01 2007-02-06 Texas Instruments Incorporated Methodology for coordinating and tuning application power
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7013406B2 (en) * 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US6895347B2 (en) * 2002-10-15 2005-05-17 Remote Data Systems, Inc. Computerized methods for data loggers
US7366932B2 (en) 2002-10-30 2008-04-29 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
US7080268B2 (en) * 2002-12-03 2006-07-18 Intel Corporation Method and apparatus for regulating power to electronic circuits
US8086884B2 (en) 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US7444524B2 (en) * 2002-12-30 2008-10-28 Intel Corporation Dynamic voltage transitions
US7146822B2 (en) * 2002-12-30 2006-12-12 Intel Corporation Centrifugal liquid pump with perimeter magnetic drive
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
KR20050085962A (ko) * 2003-01-13 2005-08-29 에이알엠 리미티드 데이터 처리성능 제어
EP1460519B1 (en) * 2003-03-18 2014-05-07 Panasonic Corporation Processor, driving method thereof, and information processing device
EP1462915A3 (en) * 2003-03-26 2009-01-21 Panasonic Corporation Clock controlling method and apparatus
US20050003764A1 (en) * 2003-06-18 2005-01-06 Intel Corporation Current control circuit
US7024544B2 (en) * 2003-06-24 2006-04-04 Via-Cyrix, Inc. Apparatus and method for accessing registers in a processor
US20050108591A1 (en) * 2003-11-13 2005-05-19 Mendelson Geoffrey S. Method for reduced power consumption
GB2408357A (en) * 2003-11-18 2005-05-25 Motorola Inc Regulating a voltage supply to a semiconductor device
CN1300660C (zh) * 2003-12-05 2007-02-14 宏碁股份有限公司 动态管理装置电源的系统及其方法
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
JP4524566B2 (ja) * 2004-01-30 2010-08-18 セイコーエプソン株式会社 非同期プロセッサ、電気光学装置、及び電子機器
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7577859B2 (en) * 2004-02-20 2009-08-18 International Business Machines Corporation System and method of controlling power consumption in an electronic system by applying a uniquely determined minimum operating voltage to an integrated circuit rather than a predetermined nominal voltage selected for a family of integrated circuits
US7479753B1 (en) 2004-02-24 2009-01-20 Nvidia Corporation Fan speed controller
US7123522B2 (en) * 2004-03-10 2006-10-17 Micron Technology, Inc. Method and apparatus for achieving low power consumption during power down
US20050210346A1 (en) * 2004-03-18 2005-09-22 Alberto Comaschi Closed loop dynamic power management
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
US7447919B2 (en) * 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
KR100716730B1 (ko) * 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
JP4198644B2 (ja) 2004-06-21 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7562233B1 (en) * 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
JP4623494B2 (ja) * 2004-08-03 2011-02-02 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
US7205805B1 (en) 2004-11-02 2007-04-17 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
US7129763B1 (en) 2004-11-08 2006-10-31 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7536567B2 (en) * 2004-12-10 2009-05-19 Hewlett-Packard Development Company, L.P. BIOS-based systems and methods of processor power management
US7379718B2 (en) * 2004-12-20 2008-05-27 Marvell World Trade Ltd. Method and apparatus to manage power consumption of a semiconductor device
JP2006222648A (ja) * 2005-02-09 2006-08-24 Sony Corp 復号方法、復号装置およびそのプログラム
WO2006087806A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム
US20060193113A1 (en) * 2005-02-28 2006-08-31 International Business Machines Corporation Controlling a surface temperature of a portable computer for user comfort in response to motion detection
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US8281083B2 (en) * 2005-06-30 2012-10-02 Intel Corporation Device, system and method of generating an execution instruction based on a memory-access instruction
JP2007079848A (ja) * 2005-09-13 2007-03-29 Sony Computer Entertainment Inc 電源装置およびそれを用いた電子機器
KR100736748B1 (ko) * 2005-09-14 2007-07-09 삼성전자주식회사 컴퓨터 및 그 제어방법
CN100561404C (zh) * 2005-12-29 2009-11-18 联想(北京)有限公司 节省处理器功耗的方法
CN100485633C (zh) * 2006-03-23 2009-05-06 鸿富锦精密工业（深圳）有限公司 Cpu频率调整电路
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US7551383B1 (en) 2006-06-28 2009-06-23 Western Digital Technologies, Inc. Adjusting voltage delivered to disk drive circuitry based on a selected zone
US7330019B1 (en) 2006-10-31 2008-02-12 Western Digital Technologies, Inc. Adjusting on-time for a discontinuous switching voltage regulator
JP2008146189A (ja) * 2006-12-07 2008-06-26 Renesas Technology Corp 電源システム
TWI326818B (en) * 2006-12-15 2010-07-01 Inst Information Industry Dynamic voltage scheduling method, system thereof and record medium
DE102006061704B3 (de) * 2006-12-28 2008-03-27 Infineon Technologies Ag Verfahren zum Betrieb einer integrierten Schaltung mit getakteten digitalen Schaltungsteilen
US7853745B2 (en) * 2007-02-23 2010-12-14 Sony Corporation Electronic system with removable computing device and mutable functions
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US7724149B2 (en) * 2007-06-11 2010-05-25 Hewlett-Packard Development Company, L.P. Apparatus, and associated method, for selecting distribution of processing tasks at a multi-processor data center
US8725488B2 (en) * 2007-07-26 2014-05-13 Qualcomm Incorporated Method and apparatus for adaptive voltage scaling based on instruction usage
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
EP2176864B1 (en) * 2007-08-20 2011-04-06 Agere Systems, Inc. Data storage drive with reduced power consumption
US7733189B1 (en) 2007-09-14 2010-06-08 Western Digital Technologies, Inc. Oscillator comprising foldover detection
US7908505B2 (en) * 2007-09-28 2011-03-15 International Business Machines Corporation Apparatus, system, and method for event, time, and failure state recording mechanism in a power supply
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
KR101452958B1 (ko) * 2008-03-28 2014-10-22 삼성전자주식회사 전력 조절 집적 회로를 포함하는 반도체 장치
US8028182B2 (en) 2008-06-04 2011-09-27 Dell Products L.P. Dynamic CPU voltage regulator phase shedding
US8064280B1 (en) * 2008-06-10 2011-11-22 Altera Corporation Scaleable look-up table based memory
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US20100030500A1 (en) * 2008-07-29 2010-02-04 Gamal Refai-Ahmed Regulation of Power Consumption for Application-Specific Integrated Circuits
CN101673232A (zh) * 2008-09-11 2010-03-17 鸿富锦精密工业（深圳）有限公司 电压调整系统及方法
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
TWI405070B (zh) * 2008-12-24 2013-08-11 Tatung Co 頻率調整方法及使用此方法的電子裝置、電腦程式產品與電腦可讀取儲存媒體
US8205107B2 (en) * 2009-01-29 2012-06-19 Dell Products, Lp System and method for using an on-DIMM remote sense for creating performance and power optimization
US8171319B2 (en) * 2009-04-16 2012-05-01 International Business Machines Corporation Managing processor power-performance states
FR2947924A1 (fr) * 2009-07-07 2011-01-14 Thales Sa Procede et dispositif pour la gestion dynamique de la consommation dans un processeur
US8826048B2 (en) * 2009-09-01 2014-09-02 Nvidia Corporation Regulating power within a shared budget
US8700925B2 (en) * 2009-09-01 2014-04-15 Nvidia Corporation Regulating power using a fuzzy logic control system
JP2011066317A (ja) * 2009-09-18 2011-03-31 Sony Corp 半導体装置
DE102009047538B4 (de) * 2009-12-04 2018-02-22 Endress + Hauser Process Solutions Ag Verfahren zur Optimierung der Parametereinstellung von Energieversorgungs-Parametern eines Feldgerät-Stromversorgungsmoduls
US8582374B2 (en) 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
WO2012004863A1 (ja) * 2010-07-07 2012-01-12 ルネサスエレクトロニクス株式会社 データ処理装置およびデータ処理システム
US8937404B1 (en) 2010-08-23 2015-01-20 Western Digital Technologies, Inc. Data storage device comprising dual mode independent/parallel voltage regulators
KR101359717B1 (ko) * 2010-11-08 2014-02-07 한국전자통신연구원 에너지 타일 프로세서
US8665663B2 (en) * 2011-04-27 2014-03-04 Nanya Technology Corporation Memory circuit and control method thereof
US9652018B2 (en) * 2011-12-30 2017-05-16 Intel Corporation Adjusting power consumption of a processing element based on types of workloads to be executed
US8994346B2 (en) 2012-02-09 2015-03-31 Dell Products Lp Systems and methods for dynamic management of switching frequency for voltage regulation
US9021276B2 (en) * 2012-05-07 2015-04-28 Ati Technologies Ulc Voltage adjustment based on load line and power estimates
US8988140B2 (en) 2013-06-28 2015-03-24 International Business Machines Corporation Real-time adaptive voltage control of logic blocks
US9471072B1 (en) 2013-11-14 2016-10-18 Western Digital Technologies, Inc Self-adaptive voltage scaling
FR3014215B1 (fr) 2013-12-03 2015-12-11 Thales Sa Procede de gestion des ressources de calcul d'applications logicielles
KR101842016B1 (ko) 2013-12-10 2018-03-28 한국전자통신연구원 멀티 코어 환경에서의 동적 전력 제어방법
US9678556B2 (en) 2014-02-10 2017-06-13 Qualcomm Incorporated Dynamic clock and voltage scaling with low-latency switching
US9496852B2 (en) 2014-12-04 2016-11-15 Intel Corporation Digital current sensing in power controller
KR102176939B1 (ko) * 2019-01-30 2020-11-10 강상석 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스
JP7238477B2 (ja) * 2019-03-04 2023-03-14 株式会社アイシン 半導体装置
CN113031736A (zh) 2019-12-09 2021-06-25 华为技术有限公司 一种电压调节方法和电子设备
TWI708957B (zh) * 2019-12-12 2020-11-01 聚眾聯合科技股份有限公司 動態功率定位方法及其動態功率定位系統
US11360541B2 (en) * 2020-06-26 2022-06-14 Advanced Micro Devices, Inc. Programmable voltage regulation for data processor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03224019A (ja) * 1990-01-30 1991-10-03 Hitachi Ltd クロックカードおよび情報処理装置
JP3135718B2 (ja) * 1992-11-11 2001-02-19 株式会社東芝 電子機器システムおよびｃｐｕクロックの切換制御方法
US5430393A (en) * 1993-05-10 1995-07-04 Motorola, Inc. Integrated circuit with a low-power mode and clock amplifier circuit for same
EP0632360A1 (en) 1993-06-29 1995-01-04 Xerox Corporation Reducing computer power consumption by dynamic voltage and frequency variation
JPH0781186A (ja) 1993-06-30 1995-03-28 Canon Inc 情報処理システムの省電力化装置
US5440520A (en) 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US5727208A (en) * 1995-07-03 1998-03-10 Dell U.S.A. L.P. Method and apparatus for configuration of processor operating parameters
US5745375A (en) 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5812860A (en) 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
JPH09231195A (ja) * 1996-02-26 1997-09-05 Hitachi Ltd マイクロコンピュータ
US5760636A (en) * 1996-06-28 1998-06-02 Intel Corporation Adjusting clock frequency and voltage supplied to a processor in a computer system
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
JPH10149237A (ja) 1996-11-20 1998-06-02 Kyushu Syst Joho Gijutsu Kenkyusho 半導体回路
JP3472086B2 (ja) * 1997-06-25 2003-12-02 キヤノン株式会社 ネットワーク・インタフェース装置およびネットワーク・インタフェース方法
JPH11110085A (ja) * 1997-09-30 1999-04-23 Toshiba Corp ポータブルコンピュータ
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354908B1 (ko) * 2006-02-01 2014-01-22 삼성전자주식회사 컴퓨터시스템
US8245057B2 (en) 2009-05-20 2012-08-14 Samsung Electronics Co., Ltd. Method of power management for dynamically controlling power in a processor in according to a workload rate of the processor
KR101333900B1 (ko) * 2010-06-23 2013-11-27 인텔 코오퍼레이션 동적 메모리 동작 상태를 통한 메모리 전력 관리

Also Published As

Publication number Publication date
US20020083355A1 (en) 2002-06-27
DE10084547T1 (de) 2002-03-28
US6425086B1 (en) 2002-07-23
HK1039388B (zh) 2004-10-08
US6519707B2 (en) 2003-02-11
DE10084547B4 (de) 2005-11-03
AU4654300A (en) 2000-11-17
GB2363659A (en) 2002-01-02
GB2363659B (en) 2004-04-21
GB0125911D0 (en) 2001-12-19
HK1039388A1 (en) 2002-04-19
WO2000067102A1 (en) 2000-11-09
JP2002543513A (ja) 2002-12-17
KR100496429B1 (ko) 2005-06-22
TW470875B (en) 2002-01-01

Similar Documents

Publication Publication Date Title
KR100496429B1 (ko) 저전력 프로세서의 동적 전력 제어 방법 및 장치
US6141762A (en) Power reduction in a multiprocessor digital signal processor based on processor load
US9377830B2 (en) Data processing device with power management unit and portable device having the same
EP1421465B1 (en) Dynamic voltage control method and apparatus
JP4886895B2 (ja) 動的な電力の低減
US7647481B2 (en) Reducing power by shutting down portions of a stacked register file
US20050283572A1 (en) Semiconductor integrated circuit and power-saving control method thereof
KR100523042B1 (ko) 조정가능한 동작 모드를 가진 장치 및 그 방법
US7036030B1 (en) Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US8127156B2 (en) Systems and methods for control of integrated circuits comprising body biasing systems
US6976181B2 (en) Method and apparatus for enabling a low power mode for a processor
US20090158061A1 (en) Method and apparatus for on-demand power management
US20050046400A1 (en) Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
CN107479623B (zh) 时钟校正方法以及电子装置
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
US7360006B2 (en) Apparatus and method for managing voltage buses
WO2006034322A2 (en) A method and apparatus for controlling power consumption in an integrated circuit
JP2003150283A (ja) 電力制御装置及び電力制御方法
KR20080067895A (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
Katz et al. Dynamic Power Management Optimizes Performance vs. Power in Embedded Applications of BlackfinTM DSPs
JPH0546273A (ja) プロセツサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 15