JP2001195162A - システム制御用処理装置及びシステム制御方法 - Google Patents
システム制御用処理装置及びシステム制御方法Info
- Publication number
- JP2001195162A JP2001195162A JP2000000663A JP2000000663A JP2001195162A JP 2001195162 A JP2001195162 A JP 2001195162A JP 2000000663 A JP2000000663 A JP 2000000663A JP 2000000663 A JP2000000663 A JP 2000000663A JP 2001195162 A JP2001195162 A JP 2001195162A
- Authority
- JP
- Japan
- Prior art keywords
- control
- unit
- operation mode
- processing
- system control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 制御対象であるシステムの仕様が変わっ
た場合でも、ソフトウェアを変更することなしに同一ハ
ードウェア構成で、そのシステムの制御を行うことがで
き、この際、無駄な電力を消費しないようにすること。 【解決手段】 システム動作仕様認識部１１０で制御対
象の仕様を認識し、処理装置動作モード判定部１２２
で、その認識された制御対象の仕様に応じた動作モード
を、動作モード記憶テーブル部１２１を参照して判定
し、パワーダウン制御部１２３で、その判定された動作
モードで制御対象を制御する場合に、その制御に必要／
不要に応じて、各機能（増設ＣＰＵ機能部１０２と、第
１及び第２メモリ部１０６，１０７と、第１及び第２周
辺機能部１０８，１０９の何れか）を、動作作動／停止
状態とする。
た場合でも、ソフトウェアを変更することなしに同一ハ
ードウェア構成で、そのシステムの制御を行うことがで
き、この際、無駄な電力を消費しないようにすること。 【解決手段】 システム動作仕様認識部１１０で制御対
象の仕様を認識し、処理装置動作モード判定部１２２
で、その認識された制御対象の仕様に応じた動作モード
を、動作モード記憶テーブル部１２１を参照して判定
し、パワーダウン制御部１２３で、その判定された動作
モードで制御対象を制御する場合に、その制御に必要／
不要に応じて、各機能（増設ＣＰＵ機能部１０２と、第
１及び第２メモリ部１０６，１０７と、第１及び第２周
辺機能部１０８，１０９の何れか）を、動作作動／停止
状態とする。
Description
【０００１】
【発明の属する技術分野】本発明は、内部バスによっ
て、ＣＰＵ、メモリ及び周辺装置を接続して構成したシ
ステム制御用処理装置及びシステム制御方法に関し、特
に移動体通信システムにおける基地局装置等に用いて好
適なシステム制御用処理装置及びシステム制御方法に関
する。
て、ＣＰＵ、メモリ及び周辺装置を接続して構成したシ
ステム制御用処理装置及びシステム制御方法に関し、特
に移動体通信システムにおける基地局装置等に用いて好
適なシステム制御用処理装置及びシステム制御方法に関
する。
【０００２】
【従来の技術】従来、この種のシステム制御用処理装置
及びシステム制御方法としては、特開平８−３２８９４
７号公報に記載されているものがある。
及びシステム制御方法としては、特開平８−３２８９４
７号公報に記載されているものがある。
【０００３】図７は、従来のシステム制御用処理装置の
構成を示すブロック図である。
構成を示すブロック図である。
【０００４】この図７に示すシステム制御用処理装置７
００は、例えば移動体通信システムにおける基地局装置
の通信制御を行うために用いられており、ＣＰＵ部７０
１と、増設ＣＰＵ機能部７０２と、デコード部７０３
と、バスステート制御部７０４と、内部バス調停部７０
５と、第１及び第２メモリ部７０６，７０７と、第１及
び第２周辺機能部７０８，７０９と、処理装置動作モー
ド認識部７１０と、ＣＰＵ動作クロック生成部７１１
と、内部バスクロック生成部７１２と、各部７０１〜７
１０を接続する内部バス７１３とを備えて構成されてい
る。
００は、例えば移動体通信システムにおける基地局装置
の通信制御を行うために用いられており、ＣＰＵ部７０
１と、増設ＣＰＵ機能部７０２と、デコード部７０３
と、バスステート制御部７０４と、内部バス調停部７０
５と、第１及び第２メモリ部７０６，７０７と、第１及
び第２周辺機能部７０８，７０９と、処理装置動作モー
ド認識部７１０と、ＣＰＵ動作クロック生成部７１１
と、内部バスクロック生成部７１２と、各部７０１〜７
１０を接続する内部バス７１３とを備えて構成されてい
る。
【０００５】また、システム動作仕様認識部７１０は、
システムサイズ認識部７１４と、実装位置認識部７１５
と、増設ＣＰＵ実装認識部７１６とを備えて構成されて
いる。
システムサイズ認識部７１４と、実装位置認識部７１５
と、増設ＣＰＵ実装認識部７１６とを備えて構成されて
いる。
【０００６】ＣＰＵ部７０１は、システム制御用処理装
置７００全体の制御を司るものである。
置７００全体の制御を司るものである。
【０００７】増設ＣＰＵ機能部７０２は、ＣＰＵ部７０
１の制御の補助や、ＣＰＵ部７０１の制御以外の制御を
行うために、ＣＰＵ又はＣＰＵ機能に相当する機能を増
設したものである。
１の制御の補助や、ＣＰＵ部７０１の制御以外の制御を
行うために、ＣＰＵ又はＣＰＵ機能に相当する機能を増
設したものである。
【０００８】第１及び第２メモリ部７０６，７０７は、
ＣＰＵ部７０１及び増設ＣＰＵ機能部７０２が所定の制
御動作を行うために必要なプログラム、演算領域及びデ
ータ等を記憶するものである。
ＣＰＵ部７０１及び増設ＣＰＵ機能部７０２が所定の制
御動作を行うために必要なプログラム、演算領域及びデ
ータ等を記憶するものである。
【０００９】第１及び第２周辺機能部７０８，７０９
は、ＣＰＵ部７０１の動作に必要な上記第１及び第２メ
モリ部７０６，７０７以外のＩ／Ｏポートやシリアルコ
ントローラーなどの装置である。
は、ＣＰＵ部７０１の動作に必要な上記第１及び第２メ
モリ部７０６，７０７以外のＩ／Ｏポートやシリアルコ
ントローラーなどの装置である。
【００１０】ＣＰＵ動作クロック生成部７１１は、ＣＰ
Ｕ部７０１及び増設ＣＰＵ機能部７０２の動作クロック
信号を生成するものである。
Ｕ部７０１及び増設ＣＰＵ機能部７０２の動作クロック
信号を生成するものである。
【００１１】内部バスクロック生成部７１２は、内部バ
ス７１３で接続された増設ＣＰＵ機能部７０２、バスス
テート制御部７０４、内部バス調停部７０５、第１及び
第２メモリ部７０６，７０７、第１及び第２周辺機能部
７０８，７０９の動作クロックである内部バスクロック
信号を生成するものである。
ス７１３で接続された増設ＣＰＵ機能部７０２、バスス
テート制御部７０４、内部バス調停部７０５、第１及び
第２メモリ部７０６，７０７、第１及び第２周辺機能部
７０８，７０９の動作クロックである内部バスクロック
信号を生成するものである。
【００１２】内部バス調停部７０５は、内部バス７１３
で接続され、内部バス制御信号及び内部バスクロック信
号に応じて作動する各部７０１〜７１０間のアクセス動
作を調停するものである。但し、内部バス制御信号と
は、ＣＰＵ部７０１が内部バス７１３で接続された各部
７０４〜７１０を制御するための信号である。
で接続され、内部バス制御信号及び内部バスクロック信
号に応じて作動する各部７０１〜７１０間のアクセス動
作を調停するものである。但し、内部バス制御信号と
は、ＣＰＵ部７０１が内部バス７１３で接続された各部
７０４〜７１０を制御するための信号である。
【００１３】デコード部７０３は、ＣＰＵ部７０１から
第１及び第２メモリ部７０６，７０７と第１及び第２周
辺機能部７０８，７０９へアクセスするためのアクセス
空間を決定するデータをデコードするものである。
第１及び第２メモリ部７０６，７０７と第１及び第２周
辺機能部７０８，７０９へアクセスするためのアクセス
空間を決定するデータをデコードするものである。
【００１４】バスステート制御部７０４は、デコード部
７０３でデコードされたデータを、第１及び第２メモリ
部７０６，７０７と第１及び第２周辺機能部７０８，７
０９にアクセスするタイミングサイクルを決定するもの
である。
７０３でデコードされたデータを、第１及び第２メモリ
部７０６，７０７と第１及び第２周辺機能部７０８，７
０９にアクセスするタイミングサイクルを決定するもの
である。
【００１５】システムサイズ認識部７１４は、システム
制御用処理装置７００が搭載される例えば基地局装置の
通信チャネル等の機能の全体サイズ（例えば７２０ｃ
ｈ）を認識すると共に、その全体サイズのうち実際に動
作する機能の割合のサイズを認識するものである。
制御用処理装置７００が搭載される例えば基地局装置の
通信チャネル等の機能の全体サイズ（例えば７２０ｃ
ｈ）を認識すると共に、その全体サイズのうち実際に動
作する機能の割合のサイズを認識するものである。
【００１６】実装位置認識部７１５は、システム制御用
処理装置７００が例えば基地局装置に実装される位置
（実装位置）を認識するものである。
処理装置７００が例えば基地局装置に実装される位置
（実装位置）を認識するものである。
【００１７】増設ＣＰＵ実装認識部７１６は、増設ＣＰ
Ｕ機能部７０２が実装されているか否かを認識するもの
である。
Ｕ機能部７０２が実装されているか否かを認識するもの
である。
【００１８】つまり、処理装置動作モード認識部７１０
は、上記各部７１４〜７１６の機能を備えることによっ
て、システム制御用処理装置７００が搭載される基地局
装置等の制御対象であるシステムの仕様を認識するもの
である。
は、上記各部７１４〜７１６の機能を備えることによっ
て、システム制御用処理装置７００が搭載される基地局
装置等の制御対象であるシステムの仕様を認識するもの
である。
【００１９】このような構成において、ＣＰＵ動作クロ
ック生成部７１１及び内部バスクロック生成部７１２か
ら生成される固定クロック周波数で、各部７０１〜７１
０が作動している。
ック生成部７１１及び内部バスクロック生成部７１２か
ら生成される固定クロック周波数で、各部７０１〜７１
０が作動している。
【００２０】この様な状態にあって、ＣＰＵ部７０１
が、固定アドレス空間上の第１及び第２メモリ部７０
６，７０７と第１及び第２周辺機能部７０８，７０９に
アクセスするためのデータをデコード部７０３へ出力す
ることによって、そのデータがデコードされる。
が、固定アドレス空間上の第１及び第２メモリ部７０
６，７０７と第１及び第２周辺機能部７０８，７０９に
アクセスするためのデータをデコード部７０３へ出力す
ることによって、そのデータがデコードされる。
【００２１】このデコードされたデータは、バスステー
ト制御部７０４において予めアクセス対象毎に定められ
たバスサイクルタイミングに応じて、第１及び第２メモ
リ部７０６，７０７と第１及び第２周辺機能部７０８，
７０９へアクセスされる。
ト制御部７０４において予めアクセス対象毎に定められ
たバスサイクルタイミングに応じて、第１及び第２メモ
リ部７０６，７０７と第１及び第２周辺機能部７０８，
７０９へアクセスされる。
【００２２】つまり、ＣＰＵ部７０１は、予めアクセス
対象ごとにバスステート制御部７０４で決定されたバス
サイクルタイミングに応じて、デコード部７０３で決定
される固定アドレス空間上の第１及び第２メモリ部７０
６，７０７と第１及び第２周辺機能部７０８，７０９に
アクセスすることができる。
対象ごとにバスステート制御部７０４で決定されたバス
サイクルタイミングに応じて、デコード部７０３で決定
される固定アドレス空間上の第１及び第２メモリ部７０
６，７０７と第１及び第２周辺機能部７０８，７０９に
アクセスすることができる。
【００２３】また、ＣＰＵ動作クロック生成部７１１及
び内部バスクロック生成部７１２をハード的に変更する
ことによって、それら生成部７１１，７１２から生成さ
れるクロック周波数を変更し、また、予めソフトウェア
にてバスステート制御部７０４の値を変更することで、
システム制御用処理装置７００の処理能力を変更するこ
とができる。
び内部バスクロック生成部７１２をハード的に変更する
ことによって、それら生成部７１１，７１２から生成さ
れるクロック周波数を変更し、また、予めソフトウェア
にてバスステート制御部７０４の値を変更することで、
システム制御用処理装置７００の処理能力を変更するこ
とができる。
【００２４】また、システムサイズ毎に、メモリ容量や
周辺機能に違いがある場合は、電源立上後、処理装置動
作モード認識部７１０でシステムの仕様を確認し、この
確認された仕様に対応する動作モードで動作可能なよう
にソフトウェアを変更することによって、そのシステム
の処理能力に対応することができる。
周辺機能に違いがある場合は、電源立上後、処理装置動
作モード認識部７１０でシステムの仕様を確認し、この
確認された仕様に対応する動作モードで動作可能なよう
にソフトウェアを変更することによって、そのシステム
の処理能力に対応することができる。
【００２５】
【発明が解決しようとする課題】しかしながら、従来の
装置においては、動作クロック周波数や、メモリ容量、
周辺機能が固定されているため、制御対象のシステムサ
イズ及び仕様が変わると、これに応じて、クロック発生
部をハード的に変更したり、メモリ部や周辺機能部を追
加実装したりするハードウェアの変更及び追加が必要と
なるので、その分、経費が掛かるという問題がある。
装置においては、動作クロック周波数や、メモリ容量、
周辺機能が固定されているため、制御対象のシステムサ
イズ及び仕様が変わると、これに応じて、クロック発生
部をハード的に変更したり、メモリ部や周辺機能部を追
加実装したりするハードウェアの変更及び追加が必要と
なるので、その分、経費が掛かるという問題がある。
【００２６】また、制御対象のシステムの仕様が変わっ
た場合に、これに同一ハードウェアで対応させる場合
は、一旦装置起動時に、システム動作仕様認識部７１０
でシステムの仕様を確認し、この仕様に応じた動作モー
ドで動作可能なようにソフトウェアを人が変更又は作成
しなければならず、このためシステムの仕様によっては
膨大な作業工数が掛かるという問題がある。
た場合に、これに同一ハードウェアで対応させる場合
は、一旦装置起動時に、システム動作仕様認識部７１０
でシステムの仕様を確認し、この仕様に応じた動作モー
ドで動作可能なようにソフトウェアを人が変更又は作成
しなければならず、このためシステムの仕様によっては
膨大な作業工数が掛かるという問題がある。
【００２７】また、システム制御用処理装置が、制御対
象のシステムサイズ及び仕様以上の機能を備える場合、
無駄な電力を消費するという問題がある。
象のシステムサイズ及び仕様以上の機能を備える場合、
無駄な電力を消費するという問題がある。
【００２８】本発明はかかる点に鑑みてなされたもので
あり、制御対象であるシステムの仕様が変わった場合で
も、ソフトウェアを変更することなしに同一ハードウェ
ア構成で、そのシステムの制御を行うことができ、この
際、無駄な電力を消費しないようにすることができるシ
ステム制御用処理装置及びシステム制御方法を提供する
ことを目的とする。
あり、制御対象であるシステムの仕様が変わった場合で
も、ソフトウェアを変更することなしに同一ハードウェ
ア構成で、そのシステムの制御を行うことができ、この
際、無駄な電力を消費しないようにすることができるシ
ステム制御用処理装置及びシステム制御方法を提供する
ことを目的とする。
【００２９】
【課題を解決するための手段】本発明のシステム制御用
処理装置は、制御対象のシステムを制御する処理手段
と、この処理手段の制御時に用いられるプログラムを記
憶する記憶手段と、前記処理手段の制御時に予め定めら
れた動作を行う周辺機能手段と、前記システムの仕様を
認識する認識手段と、種々のシステムの仕様が、この仕
様に応じた動作モードに対応付けられて記憶された記憶
テーブル手段と、前記認識された仕様に対応する動作モ
ードを前記記憶テーブル手段を参照して判定する判定手
段と、前記記憶手段及び前記周辺機能手段から、前記判
定された動作モードでの制御に不要なものを停止状態と
するパワーダウン制御手段と、を具備する構成を採る。
処理装置は、制御対象のシステムを制御する処理手段
と、この処理手段の制御時に用いられるプログラムを記
憶する記憶手段と、前記処理手段の制御時に予め定めら
れた動作を行う周辺機能手段と、前記システムの仕様を
認識する認識手段と、種々のシステムの仕様が、この仕
様に応じた動作モードに対応付けられて記憶された記憶
テーブル手段と、前記認識された仕様に対応する動作モ
ードを前記記憶テーブル手段を参照して判定する判定手
段と、前記記憶手段及び前記周辺機能手段から、前記判
定された動作モードでの制御に不要なものを停止状態と
するパワーダウン制御手段と、を具備する構成を採る。
【００３０】この構成によれば、同一ハードウェアに
て、動作モードに応じて消費電力を調整することができ
るので、従来のように、システム制御用処理装置が、制
御対象の仕様以上の機能を備える場合に、無駄な電力を
消費するということがなくなる。
て、動作モードに応じて消費電力を調整することができ
るので、従来のように、システム制御用処理装置が、制
御対象の仕様以上の機能を備える場合に、無駄な電力を
消費するということがなくなる。
【００３１】本発明のシステム制御用処理装置は、上記
構成において、処理手段の制御の補助又は他の制御を行
う増設処理手段を具備し、パワーダウン制御手段が、前
記増設処理手段を、判定手段で判定された動作モードで
の制御に不要な場合は停止状態とする構成を採る。
構成において、処理手段の制御の補助又は他の制御を行
う増設処理手段を具備し、パワーダウン制御手段が、前
記増設処理手段を、判定手段で判定された動作モードで
の制御に不要な場合は停止状態とする構成を採る。
【００３２】この構成によれば、同一ハードウェアに
て、動作モードに応じて増設処理手段の消費電力を調整
することができるので、従来のように、システム制御用
処理装置が、制御対象の仕様以上の機能を備える場合
に、無駄な電力を消費するということがなくなる。
て、動作モードに応じて増設処理手段の消費電力を調整
することができるので、従来のように、システム制御用
処理装置が、制御対象の仕様以上の機能を備える場合
に、無駄な電力を消費するということがなくなる。
【００３３】本発明のシステム制御用処理装置は、上記
構成において、パワーダウン制御手段は、記憶手段、周
辺機能手段及び増設処理手段を、判定手段で判定された
動作モードでの制御時に必要な場合に動作可能状態とす
る構成を採る。
構成において、パワーダウン制御手段は、記憶手段、周
辺機能手段及び増設処理手段を、判定手段で判定された
動作モードでの制御時に必要な場合に動作可能状態とす
る構成を採る。
【００３４】この構成によれば、パワーダウン制御手段
が、判定された動作モードで制御対象を動作させるのに
必要な機能を動作可能状態にするので、制御対象の仕様
が変わっても、記憶手段や周辺機能手段を追加実装しな
くてもよいので、その分、従来のようなハードウェアの
変更及び追加に伴う経費を掛けなくてもよくなる。
が、判定された動作モードで制御対象を動作させるのに
必要な機能を動作可能状態にするので、制御対象の仕様
が変わっても、記憶手段や周辺機能手段を追加実装しな
くてもよいので、その分、従来のようなハードウェアの
変更及び追加に伴う経費を掛けなくてもよくなる。
【００３５】本発明のシステム制御用処理装置は、上記
構成において、処理手段が記憶手段及び周辺機能手段へ
アクセスするためのアクセス空間を決定するアドレスデ
ータをデコードするデコード手段と、判定手段で判定さ
れた動作モードでの制御に必要又は不要な前記記憶手段
及び前記周辺機能手段へアクセスするためのアドレスデ
ータのデコード処理を、前記必要時に許可、前記不要時
に禁止する制御を前記デコード手段に対して行うデコー
ド空間設定制御手段と、を具備する構成を採る。
構成において、処理手段が記憶手段及び周辺機能手段へ
アクセスするためのアクセス空間を決定するアドレスデ
ータをデコードするデコード手段と、判定手段で判定さ
れた動作モードでの制御に必要又は不要な前記記憶手段
及び前記周辺機能手段へアクセスするためのアドレスデ
ータのデコード処理を、前記必要時に許可、前記不要時
に禁止する制御を前記デコード手段に対して行うデコー
ド空間設定制御手段と、を具備する構成を採る。
【００３６】この構成によれば、判定された動作モード
で制御対象を動作させるのに必要な機能を動作可能／不
可能状態にすることができ、これによって制御対象の仕
様が変わっても、記憶手段や周辺機能手段を追加実装し
なくてもよいので、その分、従来のようなハードウェア
の変更及び追加に伴う経費を掛けなくてもよくなる。
で制御対象を動作させるのに必要な機能を動作可能／不
可能状態にすることができ、これによって制御対象の仕
様が変わっても、記憶手段や周辺機能手段を追加実装し
なくてもよいので、その分、従来のようなハードウェア
の変更及び追加に伴う経費を掛けなくてもよくなる。
【００３７】本発明のシステム制御用処理装置は、上記
構成において、デコード手段でデコードされたデータ
を、記憶手段及び周辺機能手段にアクセスするタイミン
グサイクルを決定するバスステート制御手段と、前記記
憶手段及び前記周辺機能手段の中から、判定手段で判定
された動作モードに応じた速度で動作を行うものへアク
セスするタイミングサイクルを前記バスステート制御手
段に設定するバスステート設定制御手段と、を具備する
構成を採る。
構成において、デコード手段でデコードされたデータ
を、記憶手段及び周辺機能手段にアクセスするタイミン
グサイクルを決定するバスステート制御手段と、前記記
憶手段及び前記周辺機能手段の中から、判定手段で判定
された動作モードに応じた速度で動作を行うものへアク
セスするタイミングサイクルを前記バスステート制御手
段に設定するバスステート設定制御手段と、を具備する
構成を採る。
【００３８】この構成によれば、記憶手段及び周辺機能
手段の中から、低速デバイス、高速デバイス何れかにア
クセスすることが可能である。つまり、処理能力があま
り要求されない場合に、わざわざ高速デバイスを用いず
とも、同一ハードウエアにて低速デバイスの採用が可能
となり、消費電力を低減することができる。
手段の中から、低速デバイス、高速デバイス何れかにア
クセスすることが可能である。つまり、処理能力があま
り要求されない場合に、わざわざ高速デバイスを用いず
とも、同一ハードウエアにて低速デバイスの採用が可能
となり、消費電力を低減することができる。
【００３９】本発明のシステム制御用処理装置は、上記
構成において、処理手段又は増設処理手段の動作クロッ
ク信号を生成するＣＰＵ動作クロック生成手段と、前記
動作クロック信号を、判定手段で判定された動作モード
に応じた周波数とする動作クロック周波数制御手段と、
を具備する構成を採る。
構成において、処理手段又は増設処理手段の動作クロッ
ク信号を生成するＣＰＵ動作クロック生成手段と、前記
動作クロック信号を、判定手段で判定された動作モード
に応じた周波数とする動作クロック周波数制御手段と、
を具備する構成を採る。
【００４０】この構成によれば、自動的に、システム要
求毎の動作クロックの変更が可能で、クロックアップで
の処理能力の拡張や、クロックダウンでの低消費電力化
を図ることができる。
求毎の動作クロックの変更が可能で、クロックアップで
の処理能力の拡張や、クロックダウンでの低消費電力化
を図ることができる。
【００４１】本発明のシステム制御用処理装置は、上記
構成において、装置の構成要素が接続される内部バスの
クロック信号を生成する内部バスクロック生成手段を具
備し、動作クロック周波数制御手段は、前記クロック信
号を、判定手段で判定された動作モードに応じた周波数
とする構成を採る。
構成において、装置の構成要素が接続される内部バスの
クロック信号を生成する内部バスクロック生成手段を具
備し、動作クロック周波数制御手段は、前記クロック信
号を、判定手段で判定された動作モードに応じた周波数
とする構成を採る。
【００４２】この構成によれば、自動的に、システム要
求毎の内部バスクロックの変更が可能で、クロックアッ
プでの処理能力の拡張や、クロックダウンでの低消費電
力化を図ることができる。
求毎の内部バスクロックの変更が可能で、クロックアッ
プでの処理能力の拡張や、クロックダウンでの低消費電
力化を図ることができる。
【００４３】本発明の基地局装置は、上記いずれかと同
構成のシステム制御用処理装置を具備する構成を採る。
構成のシステム制御用処理装置を具備する構成を採る。
【００４４】この構成によれば、基地局装置において、
上記いずれかと同様の作用効果を得ることができる。
上記いずれかと同様の作用効果を得ることができる。
【００４５】本発明の移動体通信システムは、上記構成
の基地局装置を具備する構成を採る。
の基地局装置を具備する構成を採る。
【００４６】この構成によれば、移動体通信システムに
おいて、上記基地局装置と同様の作用効果を得ることが
できる。
おいて、上記基地局装置と同様の作用効果を得ることが
できる。
【００４７】本発明のシステム制御方法は、制御対象の
システムの仕様を認識し、この認識された仕様に対応す
る動作モードを、種々のシステムの仕様が、この仕様に
応じた動作モードに対応付けられて記憶された記憶テー
ブルを参照して判定し、制御対象のシステムを制御する
処理手段に接続された装置内構成手段及び、前記処理手
段の制御の補助又は他の制御を行う増設処理手段の中か
ら、前記判定された動作モードでの制御に必要なものを
動作可能状態、不要なものを停止状態とするようにし
た。
システムの仕様を認識し、この認識された仕様に対応す
る動作モードを、種々のシステムの仕様が、この仕様に
応じた動作モードに対応付けられて記憶された記憶テー
ブルを参照して判定し、制御対象のシステムを制御する
処理手段に接続された装置内構成手段及び、前記処理手
段の制御の補助又は他の制御を行う増設処理手段の中か
ら、前記判定された動作モードでの制御に必要なものを
動作可能状態、不要なものを停止状態とするようにし
た。
【００４８】この方法によれば、同一ハードウェアに
て、動作モードに応じて消費電力を調整することができ
るので、従来のように、システム制御用処理装置が、制
御対象の仕様以上の機能を備える場合に、無駄な電力を
消費するということがなくなる。また、動作モードで制
御対象を動作させるのに必要な機能を動作可能状態にす
るので、制御対象の仕様が変わっても、記憶手段や周辺
機能手段を追加実装しなくてもよいので、その分、従来
のようなハードウェアの変更及び追加に伴う経費を掛け
なくてもよくなる。
て、動作モードに応じて消費電力を調整することができ
るので、従来のように、システム制御用処理装置が、制
御対象の仕様以上の機能を備える場合に、無駄な電力を
消費するということがなくなる。また、動作モードで制
御対象を動作させるのに必要な機能を動作可能状態にす
るので、制御対象の仕様が変わっても、記憶手段や周辺
機能手段を追加実装しなくてもよいので、その分、従来
のようなハードウェアの変更及び追加に伴う経費を掛け
なくてもよくなる。
【００４９】本発明のシステム制御方法は、上記方法に
おいて、処理手段が、この処理手段に接続された装置内
構成手段へアクセスするためのアクセス空間を決定する
アドレスデータのデコード処理を、判定された動作モー
ドでの制御に必要な場合に許可、不要な場合に禁止する
ようにした。
おいて、処理手段が、この処理手段に接続された装置内
構成手段へアクセスするためのアクセス空間を決定する
アドレスデータのデコード処理を、判定された動作モー
ドでの制御に必要な場合に許可、不要な場合に禁止する
ようにした。
【００５０】この方法によれば、判定された動作モード
で制御対象を動作させるのに必要な機能を動作可能／不
可能状態にすることができ、これによって制御対象の仕
様が変わっても、装置内構成手段を追加実装しなくても
よいので、その分、従来のようなハードウェアの変更及
び追加に伴う経費を掛けなくてもよくなる。
で制御対象を動作させるのに必要な機能を動作可能／不
可能状態にすることができ、これによって制御対象の仕
様が変わっても、装置内構成手段を追加実装しなくても
よいので、その分、従来のようなハードウェアの変更及
び追加に伴う経費を掛けなくてもよくなる。
【００５１】本発明のシステム制御方法は、上記方法に
おいて、デコード処理されたデータを、装置内構成手段
にアクセスするタイミングサイクルを、判定された動作
モードに応じて設定するようにした。
おいて、デコード処理されたデータを、装置内構成手段
にアクセスするタイミングサイクルを、判定された動作
モードに応じて設定するようにした。
【００５２】この方法によれば、装置内構成手段の中か
ら、低速デバイス、高速デバイス何れかにアクセスする
ことが可能である。つまり、処理能力があまり要求され
ない場合に、わざわざ高速デバイスを用いずとも、同一
ハードウエアにて低速デバイスの採用が可能となり、消
費電力を低減することができる。
ら、低速デバイス、高速デバイス何れかにアクセスする
ことが可能である。つまり、処理能力があまり要求され
ない場合に、わざわざ高速デバイスを用いずとも、同一
ハードウエアにて低速デバイスの採用が可能となり、消
費電力を低減することができる。
【００５３】本発明のシステム制御方法は、上記方法に
おいて、装置内で用いられるクロック信号を、判定され
た動作モードに応じた周波数とするようにした。
おいて、装置内で用いられるクロック信号を、判定され
た動作モードに応じた周波数とするようにした。
【００５４】この構成によれば、自動的に、システム要
求毎にクロック周波数を変更することが可能であり、こ
れによってクロックアップでの処理能力の拡張や、クロ
ックダウンでの低消費電力化を図ることができる。
求毎にクロック周波数を変更することが可能であり、こ
れによってクロックアップでの処理能力の拡張や、クロ
ックダウンでの低消費電力化を図ることができる。
【００５５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００５６】（実施の形態１）図１は、本発明の実施の
形態１に係るシステム制御用処理装置の構成を示すブロ
ック図である。
形態１に係るシステム制御用処理装置の構成を示すブロ
ック図である。
【００５７】この図１に示す実施の形態１のシステム制
御用処理装置１００は、例えば移動体通信システムにお
ける基地局装置の通信制御を行うために用いられてお
り、ＣＰＵ部１０１と、増設ＣＰＵ機能部１０２と、デ
コード部１０３と、バスステート制御部１０４と、内部
バス調停部１０５と、第１及び第２メモリ部１０６，１
０７と、第１及び第２周辺機能部１０８，１０９と、シ
ステム動作仕様認識部１１０と、ＣＰＵ動作クロック生
成部１１１と、内部バスクロック生成部１１２と、各部
１０１〜１１０を接続する内部バス１１３とを備え、ま
た、システム動作仕様認識部１１０が、システムサイズ
認識部１１４と、実装位置認識部１１５と、増設ＣＰＵ
実装認識部１１６とを備え、この他に、本発明の特徴要
素である動作モード記憶テーブル部１２１と、処理装置
動作モード判定部１２２と、パワーダウン制御部１２３
と、デコード空間設定制御部１２４と、バスステート設
定制御部１２５と、動作クロック周波数制御部１２６と
を備えて構成されている。
御用処理装置１００は、例えば移動体通信システムにお
ける基地局装置の通信制御を行うために用いられてお
り、ＣＰＵ部１０１と、増設ＣＰＵ機能部１０２と、デ
コード部１０３と、バスステート制御部１０４と、内部
バス調停部１０５と、第１及び第２メモリ部１０６，１
０７と、第１及び第２周辺機能部１０８，１０９と、シ
ステム動作仕様認識部１１０と、ＣＰＵ動作クロック生
成部１１１と、内部バスクロック生成部１１２と、各部
１０１〜１１０を接続する内部バス１１３とを備え、ま
た、システム動作仕様認識部１１０が、システムサイズ
認識部１１４と、実装位置認識部１１５と、増設ＣＰＵ
実装認識部１１６とを備え、この他に、本発明の特徴要
素である動作モード記憶テーブル部１２１と、処理装置
動作モード判定部１２２と、パワーダウン制御部１２３
と、デコード空間設定制御部１２４と、バスステート設
定制御部１２５と、動作クロック周波数制御部１２６と
を備えて構成されている。
【００５８】ＣＰＵ部１０１は、システム制御用処理装
置１００全体の制御を司るものである。
置１００全体の制御を司るものである。
【００５９】増設ＣＰＵ機能部１０２は、ＣＰＵ部１０
１の制御の補助や、ＣＰＵ部１０１の制御以外の制御を
行うために、ＣＰＵ又はＣＰＵ機能に相当する機能を増
設したものである。
１の制御の補助や、ＣＰＵ部１０１の制御以外の制御を
行うために、ＣＰＵ又はＣＰＵ機能に相当する機能を増
設したものである。
【００６０】第１及び第２メモリ部１０６，１０７は、
ＣＰＵ部１０１及び増設ＣＰＵ機能部１０２が所定の制
御動作を行うために必要なプログラム、演算領域及びデ
ータ等を記憶するものである。
ＣＰＵ部１０１及び増設ＣＰＵ機能部１０２が所定の制
御動作を行うために必要なプログラム、演算領域及びデ
ータ等を記憶するものである。
【００６１】第１及び第２周辺機能部１０８，１０９
は、ＣＰＵ部１０１の動作に必要な上記第１及び第２メ
モリ部１０６，１０７以外のＩ／Ｏポートやシリアルコ
ントローラーなどの装置である。
は、ＣＰＵ部１０１の動作に必要な上記第１及び第２メ
モリ部１０６，１０７以外のＩ／Ｏポートやシリアルコ
ントローラーなどの装置である。
【００６２】ＣＰＵ動作クロック生成部１１１は、ＣＰ
Ｕ部１０１及び増設ＣＰＵ機能部１０２の動作クロック
信号を生成するものである。
Ｕ部１０１及び増設ＣＰＵ機能部１０２の動作クロック
信号を生成するものである。
【００６３】内部バスクロック生成部１１２は、内部バ
ス１１３で接続された増設ＣＰＵ機能部１０２、バスス
テート制御部１０４、内部バス調停部１０５、第１及び
第２メモリ部１０６，１０７、第１及び第２周辺機能部
１０８，１０９の動作クロックである内部バスクロック
信号を生成するものである。
ス１１３で接続された増設ＣＰＵ機能部１０２、バスス
テート制御部１０４、内部バス調停部１０５、第１及び
第２メモリ部１０６，１０７、第１及び第２周辺機能部
１０８，１０９の動作クロックである内部バスクロック
信号を生成するものである。
【００６４】内部バス調停部１０５は、内部バス１１３
で接続され、内部バス制御信号及び内部バスクロック信
号に応じて作動する各部１０１〜１１０間のアクセス動
作を調停するものである。但し、内部バス制御信号と
は、ＣＰＵ部１０１が内部バス１１３で接続された各部
１０４〜１１０を制御するための信号である。
で接続され、内部バス制御信号及び内部バスクロック信
号に応じて作動する各部１０１〜１１０間のアクセス動
作を調停するものである。但し、内部バス制御信号と
は、ＣＰＵ部１０１が内部バス１１３で接続された各部
１０４〜１１０を制御するための信号である。
【００６５】デコード部１０３は、ＣＰＵ部１０１から
第１及び第２メモリ部１０６，１０７と第１及び第２周
辺機能部１０８，１０９へアクセスするためのアクセス
空間を決定するアドレスデータをデコードするものであ
る。
第１及び第２メモリ部１０６，１０７と第１及び第２周
辺機能部１０８，１０９へアクセスするためのアクセス
空間を決定するアドレスデータをデコードするものであ
る。
【００６６】バスステート制御部１０４は、デコード部
１０３でデコードされたデータを、第１及び第２メモリ
部１０６，１０７と第１及び第２周辺機能部１０８，１
０９にアクセスするタイミングサイクルを決定するもの
である。
１０３でデコードされたデータを、第１及び第２メモリ
部１０６，１０７と第１及び第２周辺機能部１０８，１
０９にアクセスするタイミングサイクルを決定するもの
である。
【００６７】システムサイズ認識部１１４は、システム
制御用処理装置１００が搭載される例えば基地局装置の
通信チャネル等の機能の全体サイズ（例えば７２０ｃ
ｈ）を認識すると共に、その全体サイズのうち実際に動
作する機能の割合のサイズを認識するものである。
制御用処理装置１００が搭載される例えば基地局装置の
通信チャネル等の機能の全体サイズ（例えば７２０ｃ
ｈ）を認識すると共に、その全体サイズのうち実際に動
作する機能の割合のサイズを認識するものである。
【００６８】実装位置認識部１１５は、システム制御用
処理装置１００が例えば基地局装置に実装される位置
（実装位置）を認識するものである。
処理装置１００が例えば基地局装置に実装される位置
（実装位置）を認識するものである。
【００６９】増設ＣＰＵ実装認識部１１６は、増設ＣＰ
Ｕ機能部１０２が実装されているか否かを認識するもの
である。
Ｕ機能部１０２が実装されているか否かを認識するもの
である。
【００７０】つまり、システム動作仕様認識部１１０
は、上記各部１１４〜１１６の機能を備えることによっ
て、システム制御用処理装置１００が搭載される基地局
装置等の制御対象であるシステムの仕様を認識するもの
である。
は、上記各部１１４〜１１６の機能を備えることによっ
て、システム制御用処理装置１００が搭載される基地局
装置等の制御対象であるシステムの仕様を認識するもの
である。
【００７１】動作モード記憶テーブル部１２１は、種々
の制御対象であるシステムの仕様と、これら仕様に対応
するシステムの動作モードのデータを対応付けて記憶す
るものである。
の制御対象であるシステムの仕様と、これら仕様に対応
するシステムの動作モードのデータを対応付けて記憶す
るものである。
【００７２】処理装置動作モード判定部１２２は、シス
テム制御用処理装置１００の起動後に、システム動作仕
様認識部１１０で認識された制御対象の仕様に一致す
る、動作モードデータテーブル部１２１に記憶された仕
様を検出することによって、上記認識された仕様に対応
する動作モードを判定するものである。つまり、制御対
象を制御するための動作モードが、どの動作モードであ
るかを判定するものである。
テム制御用処理装置１００の起動後に、システム動作仕
様認識部１１０で認識された制御対象の仕様に一致す
る、動作モードデータテーブル部１２１に記憶された仕
様を検出することによって、上記認識された仕様に対応
する動作モードを判定するものである。つまり、制御対
象を制御するための動作モードが、どの動作モードであ
るかを判定するものである。
【００７３】パワーダウン制御部１２３は、上記判定さ
れた動作モードに応じて、増設ＣＰＵ実装認識部１１６
と、第１及び第２メモリ部１０６，１０７と、第１及び
第２周辺機能部１０８，１０９との何れかを停止させる
パワーダウン制御を行うものである。
れた動作モードに応じて、増設ＣＰＵ実装認識部１１６
と、第１及び第２メモリ部１０６，１０７と、第１及び
第２周辺機能部１０８，１０９との何れかを停止させる
パワーダウン制御を行うものである。
【００７４】デコード空間設定制御部１２４は、上記判
定された動作モードに応じて、デコード部１０３の設定
データを可変制御するものである。
定された動作モードに応じて、デコード部１０３の設定
データを可変制御するものである。
【００７５】バスステート設定制御部１２５は、上記判
定された動作モードに応じて、バスステート制御部１０
４の設定データを可変制御するものである。
定された動作モードに応じて、バスステート制御部１０
４の設定データを可変制御するものである。
【００７６】動作クロック周波数制御部１２６は、上記
判定された動作モードに応じて、ＣＰＵ動作クロック生
成部１１１及び内部バスクロック生成部１１２の設定デ
ータを可変制御するものである。
判定された動作モードに応じて、ＣＰＵ動作クロック生
成部１１１及び内部バスクロック生成部１１２の設定デ
ータを可変制御するものである。
【００７７】このような構成の実施の形態１のシステム
制御用処理装置１００の動作を説明する。
制御用処理装置１００の動作を説明する。
【００７８】まず、システム制御用処理装置１００の起
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
【００７９】この判定の結果、例えば図２に示すよう
に、動作モードＡと判定された場合は、増設ＣＰＵ機能
部１０２と、第２メモリ部１０７と、第２周辺機能部１
０９とが不要な機能となる。
に、動作モードＡと判定された場合は、増設ＣＰＵ機能
部１０２と、第２メモリ部１０７と、第２周辺機能部１
０９とが不要な機能となる。
【００８０】この場合、パワーダウン制御部１２３は、
判定された動作モードＡに応じて、増設ＣＰＵ機能部１
０２と、第２メモリ部１０７と、第２周辺機能部１０９
とを停止させる。
判定された動作モードＡに応じて、増設ＣＰＵ機能部１
０２と、第２メモリ部１０７と、第２周辺機能部１０９
とを停止させる。
【００８１】この停止とは、例えば、リセット状態やホ
ルト状態、又はパワーダウンモード状態へ移行させるこ
とである。
ルト状態、又はパワーダウンモード状態へ移行させるこ
とである。
【００８２】このような停止状態とすることによって、
例えば図３に示すように、動作モードＡでの総消費電力
が６５０ｍＷとなるので、動作動作モードＢの場合の総
消費電力の８７０ｍＷよりも消費電力を削減することが
できる。
例えば図３に示すように、動作モードＡでの総消費電力
が６５０ｍＷとなるので、動作動作モードＢの場合の総
消費電力の８７０ｍＷよりも消費電力を削減することが
できる。
【００８３】このように、実施の形態１のシステム制御
用処理装置によれば、システム動作仕様認識部１１０で
制御対象の仕様を認識し、処理装置動作モード判定部１
２２で、その認識された制御対象の仕様に応じた動作モ
ードを、動作モード記憶テーブル部１２１を参照して判
定し、パワーダウン制御部１２３で、その判定された動
作モードで制御対象を動作させる場合に不要な機能（増
設ＣＰＵ機能部１０２と、第１及び第２メモリ部１０
６，１０７と、第１及び第２周辺機能部１０８，１０９
の何れか）を停止状態とすることができるので、同一ハ
ードウェアにて、動作モードに応じて消費電力を調整す
ることができる。
用処理装置によれば、システム動作仕様認識部１１０で
制御対象の仕様を認識し、処理装置動作モード判定部１
２２で、その認識された制御対象の仕様に応じた動作モ
ードを、動作モード記憶テーブル部１２１を参照して判
定し、パワーダウン制御部１２３で、その判定された動
作モードで制御対象を動作させる場合に不要な機能（増
設ＣＰＵ機能部１０２と、第１及び第２メモリ部１０
６，１０７と、第１及び第２周辺機能部１０８，１０９
の何れか）を停止状態とすることができるので、同一ハ
ードウェアにて、動作モードに応じて消費電力を調整す
ることができる。
【００８４】この結果、従来のように、システム制御用
処理装置が、制御対象の仕様以上の機能を備える場合
に、無駄な電力を消費するということがなくなる。
処理装置が、制御対象の仕様以上の機能を備える場合
に、無駄な電力を消費するということがなくなる。
【００８５】また、パワーダウン制御部１２３に、上記
のように判定された動作モードで制御対象を動作させる
のに必要な機能を動作可能状態にすれば、制御対象の仕
様が変わっても、メモリ部や周辺機能部を追加実装しな
くてもよいので、その分、従来のようなハードウェアの
変更及び追加に伴う経費を掛けなくてもよくなる。
のように判定された動作モードで制御対象を動作させる
のに必要な機能を動作可能状態にすれば、制御対象の仕
様が変わっても、メモリ部や周辺機能部を追加実装しな
くてもよいので、その分、従来のようなハードウェアの
変更及び追加に伴う経費を掛けなくてもよくなる。
【００８６】（実施の形態２）本発明の実施の形態２に
係るシステム制御用処理装置について説明する。但し、
この実施の形態２のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
係るシステム制御用処理装置について説明する。但し、
この実施の形態２のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
【００８７】まず、システム制御用処理装置１００の起
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
【００８８】この判定の結果、例えば図２に示すよう
に、動作モードＡと判定された場合は、増設ＣＰＵ機能
部１０２と、第２メモリ部１０７と、第２周辺機能部１
０９とが不要な機能となる。
に、動作モードＡと判定された場合は、増設ＣＰＵ機能
部１０２と、第２メモリ部１０７と、第２周辺機能部１
０９とが不要な機能となる。
【００８９】この場合、処理装置動作モード判定部１２
２は、その判定結果をデコード空間設定制御部１２４に
通知し、デコード空間設定制御部１２４は、その判定結
果に応じてデコード部１０３を制御することによって、
ＣＰＵ部１０１からのアクセス空間を変更する。
２は、その判定結果をデコード空間設定制御部１２４に
通知し、デコード空間設定制御部１２４は、その判定結
果に応じてデコード部１０３を制御することによって、
ＣＰＵ部１０１からのアクセス空間を変更する。
【００９０】この場合の動作モード毎のＣＰＵ部１０１
からのアクセス空間のイメージを図４に示す。
からのアクセス空間のイメージを図４に示す。
【００９１】図４に示すように、動作モードＡの場合
は、第１メモリ部１０６及び第１周辺機能部１０８が不
要なため、第１メモリ部１０６の空間「０１０００００
０〜０１ＦＦＦＦＦＦＨ」、及び第１周辺機能部１０８
の空間「０９００００００〜０９ＦＦＦＦＦＦＨ」のア
ドレスデコードを禁止し、この空間へのＣＰＵ部１０１
からのアクセスを不可能とさせる。動作モードＢの場合
は、第１メモリ部１０６及び第１周辺機能部１０８のア
ドレスデコードを許可し、アクセス可能とする。
は、第１メモリ部１０６及び第１周辺機能部１０８が不
要なため、第１メモリ部１０６の空間「０１０００００
０〜０１ＦＦＦＦＦＦＨ」、及び第１周辺機能部１０８
の空間「０９００００００〜０９ＦＦＦＦＦＦＨ」のア
ドレスデコードを禁止し、この空間へのＣＰＵ部１０１
からのアクセスを不可能とさせる。動作モードＢの場合
は、第１メモリ部１０６及び第１周辺機能部１０８のア
ドレスデコードを許可し、アクセス可能とする。
【００９２】このように、実施の形態２のシステム制御
用処理装置によれば、デコード空間設定制御部１２４
が、処理装置動作モード判定部１２２で判定された動作
モードでの制御に必要又は不要な第１及び第２メモリ部
１０６，１０７及び第１及び第２周辺機能部１０８，１
０９へアクセスするためのアドレスデータのデコード処
理を、必要時に許可、不要時に禁止する制御を、デコー
ド部１０３に対して行うようにしたので、判定された動
作モードで制御対象を動作させるのに必要な機能を動作
可能／不可能状態にすることができ、これによって制御
対象の仕様が変わっても、メモリ部や周辺機能部を追加
実装しなくてもよいので、その分、従来のようなハード
ウェアの変更及び追加に伴う経費を掛けなくてもよくな
る。
用処理装置によれば、デコード空間設定制御部１２４
が、処理装置動作モード判定部１２２で判定された動作
モードでの制御に必要又は不要な第１及び第２メモリ部
１０６，１０７及び第１及び第２周辺機能部１０８，１
０９へアクセスするためのアドレスデータのデコード処
理を、必要時に許可、不要時に禁止する制御を、デコー
ド部１０３に対して行うようにしたので、判定された動
作モードで制御対象を動作させるのに必要な機能を動作
可能／不可能状態にすることができ、これによって制御
対象の仕様が変わっても、メモリ部や周辺機能部を追加
実装しなくてもよいので、その分、従来のようなハード
ウェアの変更及び追加に伴う経費を掛けなくてもよくな
る。
【００９３】つまり、同一ハードウェアにて動作モード
ごとにアクセス機能の柔軟な追加、削除を調整すること
ができる。
ごとにアクセス機能の柔軟な追加、削除を調整すること
ができる。
【００９４】（実施の形態３）本発明の実施の形態３に
係るシステム制御用処理装置について説明する。但し、
この実施の形態３のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
係るシステム制御用処理装置について説明する。但し、
この実施の形態３のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
【００９５】まず、システム制御用処理装置１００の起
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
【００９６】この判定の結果、例えば図５に示すよう
に、動作モードＣと判定された場合は、装置として高速
処理を要求され、動作モードＤと判定された場合は低速
処理でかまわないようになっている。
に、動作モードＣと判定された場合は、装置として高速
処理を要求され、動作モードＤと判定された場合は低速
処理でかまわないようになっている。
【００９７】この判定結果を下に、バスステート設定制
御部１２５は、バスステート制御部１０４を制御し、Ｃ
ＰＵ部１０１からのアクセスタイミングを変更する。
御部１２５は、バスステート制御部１０４を制御し、Ｃ
ＰＵ部１０１からのアクセスタイミングを変更する。
【００９８】例えば、図５に示すように、動作モードＣ
の場合は、高速動作が要求されるので、第１及び第２メ
モリ部１０６，１０７へのアクセスを、高速メモリへア
クセスするための０ＷＡＩＴ、第１及び第２周辺機能部
１０８，１０９へのアクセスを、高速デバイスへアクセ
スするための１ＷＡＩＴと設定する。
の場合は、高速動作が要求されるので、第１及び第２メ
モリ部１０６，１０７へのアクセスを、高速メモリへア
クセスするための０ＷＡＩＴ、第１及び第２周辺機能部
１０８，１０９へのアクセスを、高速デバイスへアクセ
スするための１ＷＡＩＴと設定する。
【００９９】また、動作モードＤの場合は、低速動作で
よいので、第１及び第２メモリ部１０６，１０７へのア
クセスを２ＷＡＩＴ、第１及び第２周辺機能部１０８，
１０９を５ＷＡＩＴと設定する。
よいので、第１及び第２メモリ部１０６，１０７へのア
クセスを２ＷＡＩＴ、第１及び第２周辺機能部１０８，
１０９を５ＷＡＩＴと設定する。
【０１００】このように、実施の形態３のシステム制御
用処理装置によれば、バスステート設定制御部１２５
が、判定された動作モードが高速動作を要求する場合
に、第１及び第２メモリ部１０６，１０７及び第１及び
第２周辺機能部１０８，１０９の中から高速動作を行う
ものへアクセスするタイミングサイクルをバスステート
制御部１０４に設定し、上記動作モードが低速動作を要
求する場合に、低速動作を行うものへアクセスするタイ
ミングサイクルを設定するようにしたので、低速デバイ
ス、高速デバイス何れかにアクセスすることが可能であ
る。つまり、処理能力があまり要求されない場合に、わ
ざわざ高速デバイスを用いずとも、同一ハードウエアに
て低速デバイスの採用が可能となり、消費電力を低減す
ることができる。
用処理装置によれば、バスステート設定制御部１２５
が、判定された動作モードが高速動作を要求する場合
に、第１及び第２メモリ部１０６，１０７及び第１及び
第２周辺機能部１０８，１０９の中から高速動作を行う
ものへアクセスするタイミングサイクルをバスステート
制御部１０４に設定し、上記動作モードが低速動作を要
求する場合に、低速動作を行うものへアクセスするタイ
ミングサイクルを設定するようにしたので、低速デバイ
ス、高速デバイス何れかにアクセスすることが可能であ
る。つまり、処理能力があまり要求されない場合に、わ
ざわざ高速デバイスを用いずとも、同一ハードウエアに
て低速デバイスの採用が可能となり、消費電力を低減す
ることができる。
【０１０１】（実施の形態４）本発明の実施の形態４に
係るシステム制御用処理装置について説明する。但し、
この実施の形態４のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
係るシステム制御用処理装置について説明する。但し、
この実施の形態４のシステム制御用処理装置の構成は、
図１の実施の形態１のと同様であるとする。
【０１０２】まず、システム制御用処理装置１００の起
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
動後に、処理装置動作モード判定部１２２が、システム
動作仕様認識部１１０で認識された仕様と、動作モード
記憶テーブル部１２１に記憶された仕様とを比較するこ
とによって、制御対象を制御するための動作モードが、
どの動作モードであるかを判定する。
【０１０３】この判定の結果、例えば図６に示すよう
に、動作モードＥと判定された場合は、装置として高速
処理を要求され、動作モードＦと判定された場合は低速
処理でかまわないようになっている。
に、動作モードＥと判定された場合は、装置として高速
処理を要求され、動作モードＦと判定された場合は低速
処理でかまわないようになっている。
【０１０４】この判定結果を下に、動作クロック周波数
制御部１２６は、ＣＰＵ動作クロック生成部１１１内の
ＰＬＬ回路（図示せず）での逓倍率を制御し、ＣＰＵ部
１０１及び増設ＣＰＵ機能部１０２に供給されるＣＰＵ
動作クロックの速度を変更する。
制御部１２６は、ＣＰＵ動作クロック生成部１１１内の
ＰＬＬ回路（図示せず）での逓倍率を制御し、ＣＰＵ部
１０１及び増設ＣＰＵ機能部１０２に供給されるＣＰＵ
動作クロックの速度を変更する。
【０１０５】例えば、図６に示すように、動作モードＥ
の場合は、動作クロックを２００ＭＨｚ、また動作モー
ドＦの場合は、動作クロックを１００ＭＨｚとする。
の場合は、動作クロックを２００ＭＨｚ、また動作モー
ドＦの場合は、動作クロックを１００ＭＨｚとする。
【０１０６】また、これと同様に、上記判定結果を下
に、動作クロック周波数制御部１２６が、内部バスクロ
ック生成部１１２内のＰＬＬ回路（図示せず）での逓倍
率を制御し、内部バス１１３で接続された各部１０２〜
１０９に供給される内部バスクロックの速度を変更す
る。
に、動作クロック周波数制御部１２６が、内部バスクロ
ック生成部１１２内のＰＬＬ回路（図示せず）での逓倍
率を制御し、内部バス１１３で接続された各部１０２〜
１０９に供給される内部バスクロックの速度を変更す
る。
【０１０７】このように、実施の形態４のシステム制御
用処理装置によれば、動作クロック周波数制御部１２６
が、ＣＰＵ動作クロック生成部１１１からの動作クロッ
クと内部バスクロック生成部１１２からの内部バスクロ
ックとを、判定された動作モードに応じた周波数に可変
するようにしたので、自動的に、システム要求毎の動作
クロックの変更が可能で、クロックアップでの処理能力
の拡張や、図６に示すようにクロックダウンでの低消費
電力化を図ることができる。
用処理装置によれば、動作クロック周波数制御部１２６
が、ＣＰＵ動作クロック生成部１１１からの動作クロッ
クと内部バスクロック生成部１１２からの内部バスクロ
ックとを、判定された動作モードに応じた周波数に可変
するようにしたので、自動的に、システム要求毎の動作
クロックの変更が可能で、クロックアップでの処理能力
の拡張や、図６に示すようにクロックダウンでの低消費
電力化を図ることができる。
【０１０８】
【発明の効果】以上説明したように、本発明によれば、
制御対象であるシステムの仕様が変わった場合でも、ソ
フトウェアを変更することなしに同一ハードウェア構成
で、そのシステムの制御を行うことができ、この際、無
駄な電力を消費しないようにすることができる。
制御対象であるシステムの仕様が変わった場合でも、ソ
フトウェアを変更することなしに同一ハードウェア構成
で、そのシステムの制御を行うことができ、この際、無
駄な電力を消費しないようにすることができる。
【図１】本発明の実施の形態１〜４に係るシステム制御
用処理装置の構成を示すブロック図
用処理装置の構成を示すブロック図
【図２】実施の形態１及び２に係るシステム制御用処理
装置における要求動作モード例図
装置における要求動作モード例図
【図３】実施の形態１に係るシステム制御用処理装置に
おける要求動作モード別消費電力例図
おける要求動作モード別消費電力例図
【図４】実施の形態２に係るシステム制御用処理装置に
おけるＣＰＵアクセスイメージ図
おけるＣＰＵアクセスイメージ図
【図５】実施の形態３に係るシステム制御用処理装置に
おける要求動作モード例図
おける要求動作モード例図
【図６】実施の形態４に係るシステム制御用処理装置に
おける要求動作モード例図
おける要求動作モード例図
【図７】従来のシステム制御用処理装置の構成を示すブ
ロック図
ロック図
１００ 実施の形態１〜４のシステム制御用処理装置 １０１ ＣＰＵ部 １０２ 増設ＣＰＵ機能部 １０３ デコード部 １０４ バスステート制御部 １０６，１０７ 第１及び第２メモリ部 １０８，１０９ 第１及び第２周辺機能部 １１０ システム動作仕様認識部 １１１ ＣＰＵ動作クロック生成部 １１２ 内部バスクロック生成部 １１３ 内部バス １２１ 動作モード記憶テーブル部 １２２ 処理装置動作モード判定部 １２３ パワーダウン制御部 １２４ デコード空間設定制御部 １２５ バスステート設定制御部 １２６ 動作クロック周波数制御部
Claims (13)
- 【請求項１】 制御対象のシステムを制御する処理手段
と、この処理手段の制御時に用いられるプログラムを記
憶する記憶手段と、前記処理手段の制御時に予め定めら
れた動作を行う周辺機能手段と、前記システムの仕様を
認識する認識手段と、種々のシステムの仕様が、この仕
様に応じた動作モードに対応付けられて記憶された記憶
テーブル手段と、前記認識された仕様に対応する動作モ
ードを前記記憶テーブル手段を参照して判定する判定手
段と、前記記憶手段及び前記周辺機能手段から、前記判
定された動作モードでの制御に不要なものを停止状態と
するパワーダウン制御手段と、を具備することを特徴と
するシステム制御用処理装置。 - 【請求項２】 処理手段の制御の補助又は他の制御を行
う増設処理手段を具備し、パワーダウン制御手段が、前
記増設処理手段を、判定手段で判定された動作モードで
の制御に不要な場合は停止状態とすることを特徴とする
請求項１記載のシステム制御用処理装置。 - 【請求項３】 パワーダウン制御手段は、記憶手段、周
辺機能手段及び増設処理手段を、判定手段で判定された
動作モードでの制御時に必要な場合に動作可能状態とす
ることを特徴とする請求項１又は請求項２記載のシステ
ム制御用処理装置。 - 【請求項４】 処理手段が記憶手段及び周辺機能手段へ
アクセスするためのアクセス空間を決定するアドレスデ
ータをデコードするデコード手段と、判定手段で判定さ
れた動作モードでの制御に必要又は不要な前記記憶手段
及び前記周辺機能手段へアクセスするためのアドレスデ
ータのデコード処理を、前記必要時に許可、前記不要時
に禁止する制御を前記デコード手段に対して行うデコー
ド空間設定制御手段と、を具備することを特徴とする請
求項１から請求項３いずれかに記載のシステム制御用処
理装置。 - 【請求項５】 デコード手段でデコードされたデータ
を、記憶手段及び周辺機能手段にアクセスするタイミン
グサイクルを決定するバスステート制御手段と、前記記
憶手段及び前記周辺機能手段の中から、判定手段で判定
された動作モードに応じた速度で動作を行うものへアク
セスするタイミングサイクルを前記バスステート制御手
段に設定するバスステート設定制御手段と、を具備する
ことを特徴とする請求項１から請求項４いずれかに記載
のシステム制御用処理装置。 - 【請求項６】 処理手段又は増設処理手段の動作クロッ
ク信号を生成するＣＰＵ動作クロック生成手段と、前記
動作クロック信号を、判定手段で判定された動作モード
に応じた周波数とする動作クロック周波数制御手段と、
を具備することを特徴とする請求項１から請求項５いず
れかに記載のシステム制御用処理装置。 - 【請求項７】 装置の構成要素が接続される内部バスの
クロック信号を生成する内部バスクロック生成手段を具
備し、動作クロック周波数制御手段は、前記クロック信
号を、判定手段で判定された動作モードに応じた周波数
とすることを特徴とする請求項１から請求項６いずれか
に記載のシステム制御用処理装置。 - 【請求項８】 請求項１から請求項７いずれかに記載の
システム制御用処理装置を具備することを特徴とする基
地局装置。 - 【請求項９】 請求項８記載の基地局装置を具備するこ
とを特徴とする移動体通信システム。 - 【請求項１０】 制御対象のシステムの仕様を認識し、
この認識された仕様に対応する動作モードを、種々のシ
ステムの仕様が、この仕様に応じた動作モードに対応付
けられて記憶された記憶テーブルを参照して判定し、制
御対象のシステムを制御する処理手段に接続された装置
内構成手段及び、前記処理手段の制御の補助又は他の制
御を行う増設処理手段の中から、前記判定された動作モ
ードでの制御に必要なものを動作可能状態、不要なもの
を停止状態とすることを特徴とするシステム制御方法。 - 【請求項１１】 処理手段が、この処理手段に接続され
た装置内構成手段へアクセスするためのアクセス空間を
決定するアドレスデータのデコード処理を、判定された
動作モードでの制御に必要な場合に許可、不要な場合に
禁止することを特徴とする請求項１０記載のシステム制
御方法。 - 【請求項１２】 デコード処理されたデータを、装置内
構成手段にアクセスするタイミングサイクルを、判定さ
れた動作モードに応じて設定することを特徴とする請求
項１０又は請求項１１記載のシステム制御用処理装置。 - 【請求項１３】 装置内で用いられるクロック信号を、
判定された動作モードに応じた周波数とすることを特徴
とする請求項１０から請求項１２いずれかに記載のシス
テム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000663A JP2001195162A (ja) | 2000-01-06 | 2000-01-06 | システム制御用処理装置及びシステム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000663A JP2001195162A (ja) | 2000-01-06 | 2000-01-06 | システム制御用処理装置及びシステム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001195162A true JP2001195162A (ja) | 2001-07-19 |
Family
ID=18529975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000663A Pending JP2001195162A (ja) | 2000-01-06 | 2000-01-06 | システム制御用処理装置及びシステム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001195162A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228335A (ja) * | 2004-02-12 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | コンピュータシステムの電源管理のアーキテクチャおよび方法 |
| JP2007200213A (ja) * | 2006-01-30 | 2007-08-09 | Nec Corp | 情報処理装置、エントリ構成制御方法及びプログラム |
-
2000
- 2000-01-06 JP JP2000000663A patent/JP2001195162A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228335A (ja) * | 2004-02-12 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | コンピュータシステムの電源管理のアーキテクチャおよび方法 |
| JP2007200213A (ja) * | 2006-01-30 | 2007-08-09 | Nec Corp | 情報処理装置、エントリ構成制御方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657634B1 (en) | Dynamic graphics and/or video memory power reducing circuit and method | |
| US7310738B2 (en) | Multifunctional control of cooling systems for computers | |
| US5625807A (en) | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal | |
| US20050235084A1 (en) | Bus system and access control method | |
| US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
| JP2005502114A (ja) | 動的電圧制御方法および装置 | |
| JP3665030B2 (ja) | バス制御方法及び情報処理装置 | |
| JP2003076952A (ja) | Ｓｄメモリカードホストコントローラ及びクロック制御方法 | |
| JP2001195162A (ja) | システム制御用処理装置及びシステム制御方法 | |
| US6477596B2 (en) | Bus controlling method and apparatus for delaying activation of a bus cycle | |
| US7360101B2 (en) | Apparatus and method for controlling CPU speed transition | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2003150283A (ja) | 電力制御装置及び電力制御方法 | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP3695546B2 (ja) | メモリリフレッシュカウンタを利用したコンピュータシステムスピード制御方法及び装置 | |
| US7263623B1 (en) | Microprocessor system | |
| JP3579129B2 (ja) | ポータブルコンピュータ | |
| JPH1185529A (ja) | データ記憶システム及びコンピュータシステムの起動方法 | |
| JPH06282362A (ja) | 情報処理装置のデバイス駆動制御方法 | |
| JP2003271269A (ja) | 電子機器、電子機器の省電力化方法 | |
| JPH11288401A (ja) | プログラマブルコントローラ | |
| JP2003337634A (ja) | コンピュータ装置及びプロセッサ制御方法及びプロセッサ制御方法をコンピュータに実行させるためのプログラム及びプロセッサ制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH0869348A (ja) | コンピュータシステムの省電力制御装置 |