JP2009238119A - メインボード用電力管理方法及びシステム - Google Patents
メインボード用電力管理方法及びシステム Download PDFInfo
- Publication number
- JP2009238119A JP2009238119A JP2008086173A JP2008086173A JP2009238119A JP 2009238119 A JP2009238119 A JP 2009238119A JP 2008086173 A JP2008086173 A JP 2008086173A JP 2008086173 A JP2008086173 A JP 2008086173A JP 2009238119 A JP2009238119 A JP 2009238119A
- Authority
- JP
- Japan
- Prior art keywords
- load
- power
- power management
- output
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】メインボードは、少なくともマイクロプロセッサを有し、電力管理モジュールは、複数の出力位相を有する電力をマイクロプロセッサに出力する。第1番目の時に、マイクロプロセッサの第1の負荷が検出され、次に、第2番目の時に、マイクロプロセッサの第2の負荷が検出される。第2の負荷が第1の負荷よりも低く且つ第1の所定値よりも低い場合、電力管理モジュールによって出力される電力の出力位相が減少される。
【選択図】図2
Description
メインボード100に一般的に取り付けられるマイクロプロセッサ101は、コンピュータの動作中心である。タスク、割り込み、イベントの多くは、マイクロプロセッサ101によって動作されるか処理される。メインボード100は、マイクロプロセッサ101を挿入するためのマイクロプロセッサスロット(図示せず)、BIOS(図示せず)、メモリ102を挿入するためのメモリスロット(図示せず)、周辺コンポーネント相互接続(PCI)バス111、メモリバス112、PCI_EXPRESSバス113、及び他の拡張スロットとバスを含む。上記バスは、本発明を適用するメインボードシステムを制限するのではなく、単に説明のための例である。勿論、バスは、アクセレレートグラフィックスポート(AGP)バスやここで述べてはないがすでに公知のバスを含むことができる。
マイクロプロセッサ101は、システムバス114を介してノースブリッジ121と通信する。サウスブリッジ122とマイクロプロセッサ101との間、ノースブリッジ121とマイクロプロセッサ101との間、ノースブリッジ121とマイクロプロセッサ101との間の信号通信と制御命令送信が信号ライン115、116、及び117を介して遂行される。
Claims (10)
- メインボート用電力管理方法であって、
前記メインボードは、少なくともマイクロプロセッサと電力管理モジュールとを有し、
前記電力管理モジュールは、複数の出力位相を有する電力を前記マイクロプロセッサに出力し、
前記方法は、
第1番目の時に前記マイクロプロセッサの第1の負荷を検出するステップと、
第2番目の時に前記マイクロプロセッサの第2の負荷を検出するステップと、
前記第2の負荷が前記第1の負荷よりも低く且つ第1の所定値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するステップと、
を備えるメインボート用電力管理方法。 - 前記第2の負荷が前記第1の負荷よりも低いが、前記第1の所定値よりも高い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、請求項1に記載のメインボート用電力管理方法。
- 前記第2の負荷が前記第1の負荷と同一の場合、前記電力管理モジュールによって出力される電力が、現在の出力位相に保たれる、請求項1に記載のメインボート用電力管理方法。
- 前記第2の負荷が前記第1の負荷よりも高く且つ第2の所定値よりも高い場合、前記電力管理モジュールによって出力される電力の出力位相を増加することを更に備える、請求項1に記載のメインボート用電力管理方法。
- 前記第2の負荷が前記第1の負荷よりも高いが前記第2の所定値よりも低い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、請求項1に記載のメインボート用電力管理方法。
- メインボート用電力管理システムであって、
マイクロプロセッサと、
複数の出力位相を有する電力を前記マイクロプロセッサに出力するための電力管理モジュールと、
第1番目の時に前記マイクロプロセッサの第1の負荷を検出し、第2番目の時に前記マイクロプロセッサの第2の負荷を検出するための検出モジュールと、
前記第2の負荷が前記第1の負荷よりも低く且つ第1の所定の値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するための調節モジュールと、
を備える電力管理システム。 - 前記第2の負荷が前記第1の負荷よりも低いが、前記第1の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項6に記載の電力管理システム。
- 前記第2の負荷が前記第1の負荷と同一の場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項6に記載の電力管理システム。
- 前記第2の負荷が前記第1の負荷よりも高く且つ第2の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力の出力位相を増加する、請求項6に記載の電力管理システム。
- 前記第2の負荷が前記第1の負荷よりも高いが前記第2の所定値よりも低い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項6に記載の電力管理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086173A JP4649490B2 (ja) | 2008-03-28 | 2008-03-28 | メインボード用電力管理方法及びシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086173A JP4649490B2 (ja) | 2008-03-28 | 2008-03-28 | メインボード用電力管理方法及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238119A true JP2009238119A (ja) | 2009-10-15 |
JP4649490B2 JP4649490B2 (ja) | 2011-03-09 |
Family
ID=41251936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086173A Expired - Fee Related JP4649490B2 (ja) | 2008-03-28 | 2008-03-28 | メインボード用電力管理方法及びシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649490B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073623A (ja) * | 2011-09-27 | 2013-04-22 | Hon Hai Precision Industry Co Ltd | 電力供給システム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57124955A (en) * | 1981-01-27 | 1982-08-04 | Japan Radio Co Ltd | Phase locked loop circuit |
JPS6217553A (ja) * | 1985-07-12 | 1987-01-26 | Daikin Ind Ltd | 空気調和装置の室温制御装置 |
JPH10225181A (ja) * | 1997-02-07 | 1998-08-21 | Mitsubishi Electric Corp | 交流電力供給装置および交流電動機 |
JPH11134069A (ja) * | 1997-10-28 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 電源制御回路 |
JPH11184554A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | クロック制御タイプ情報処理装置 |
JP2000134816A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | 電子機器及びacアダプタ |
JP2003271267A (ja) * | 2003-03-06 | 2003-09-26 | Matsushita Electric Ind Co Ltd | プロセッサの電力制御方法 |
JP2008071672A (ja) * | 2006-09-15 | 2008-03-27 | Sharp Corp | 照明装置及びこれを備えた表示装置 |
-
2008
- 2008-03-28 JP JP2008086173A patent/JP4649490B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57124955A (en) * | 1981-01-27 | 1982-08-04 | Japan Radio Co Ltd | Phase locked loop circuit |
JPS6217553A (ja) * | 1985-07-12 | 1987-01-26 | Daikin Ind Ltd | 空気調和装置の室温制御装置 |
JPH10225181A (ja) * | 1997-02-07 | 1998-08-21 | Mitsubishi Electric Corp | 交流電力供給装置および交流電動機 |
JPH11134069A (ja) * | 1997-10-28 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 電源制御回路 |
JPH11184554A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | クロック制御タイプ情報処理装置 |
JP2000134816A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | 電子機器及びacアダプタ |
JP2003271267A (ja) * | 2003-03-06 | 2003-09-26 | Matsushita Electric Ind Co Ltd | プロセッサの電力制御方法 |
JP2008071672A (ja) * | 2006-09-15 | 2008-03-27 | Sharp Corp | 照明装置及びこれを備えた表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073623A (ja) * | 2011-09-27 | 2013-04-22 | Hon Hai Precision Industry Co Ltd | 電力供給システム |
Also Published As
Publication number | Publication date |
---|---|
JP4649490B2 (ja) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7624291B2 (en) | Power optimized multi-mode voltage regulator | |
US6714891B2 (en) | Method and apparatus for thermal management of a power supply to a high performance processor in a computer system | |
US6996730B2 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
TWI402647B (zh) | 可動態調整電壓及有效節能之電壓控制裝置、方法及電腦裝置 | |
US8010817B2 (en) | Multi-processor system and performance adjustment method thereof | |
EP2239647B1 (en) | Motherboard with electronic device for reducing power consumption during sleep mode of computer motherboard | |
EP2051156B1 (en) | Electrical power sharing circuit | |
JP2004038289A (ja) | 情報処理装置および同装置における電源制御方法 | |
EP2267575A2 (en) | Electronic device for reducing power consumption of computer motherboard and motherboard thereof | |
US7882376B2 (en) | Power control for a core circuit area of a semiconductor integrated circuit device | |
TW202125976A (zh) | 非線性鉗位強度協調方法及設備 | |
EP2133770A2 (en) | Motherboard with additional voltage regulator module slot area and associated electronic module | |
US20090172427A1 (en) | Method and system for power management of a motherboard | |
JP4199777B2 (ja) | 電源システムおよびノート型パーソナル・コンピュータ | |
CN101571743A (zh) | 主板与其显卡的电源管理方法 | |
WO2012006028A2 (en) | System and method for dynamically managing power in an electronic device | |
JP4649490B2 (ja) | メインボード用電力管理方法及びシステム | |
TWI280475B (en) | Method of controlling operation mode of a computer system | |
CN113835517A (zh) | 快速动态电容、频率、和/或电压节流装置和方法 | |
US8452993B2 (en) | Circuits, systems, and methods for dynamically controlling a power supply configuration in response to load requirements from a digital circuit | |
JP2004355081A (ja) | 情報処理装置及びメモリモジュール | |
EP2105821A1 (en) | Power management method and system for mainboard | |
US20090225618A1 (en) | Power management module for memory module | |
TWI459189B (zh) | 主機板及其電源管理方法 | |
US20020188876A1 (en) | Controlling a supply plane voltage during a sleep state |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4649490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |