JP2004012389A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2004012389A
JP2004012389A JP2002169048A JP2002169048A JP2004012389A JP 2004012389 A JP2004012389 A JP 2004012389A JP 2002169048 A JP2002169048 A JP 2002169048A JP 2002169048 A JP2002169048 A JP 2002169048A JP 2004012389 A JP2004012389 A JP 2004012389A
Authority
JP
Japan
Prior art keywords
test
board
performance board
mounting surface
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002169048A
Other languages
English (en)
Inventor
Hiroshi Kitamura
北村 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002169048A priority Critical patent/JP2004012389A/ja
Publication of JP2004012389A publication Critical patent/JP2004012389A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】試験ボードの動作確認を的確に行うことができる半導体試験装置を提供すること。
【解決手段】パフォーマンスボード6は、その第1の実装面6xに被測定デバイス9を装着するためのソケット10が配設され、第2の実装面6yに該デバイス9の測定試験のために必要となる外部回路11が配設されている。テストヘッド3は、その中央に外部回路11を収納するための凹部3aが配設され、該凹部3aの周囲にパフォーマンスボード6と接続するための複数の接続ピン7が配設されている。パフォーマンスボード6の両実装面6x,6yには、接続ピン7と接続するためのパッドが形成される。パフォーマンスボード6における第1及び第2の実装面6x,6yのいずれかをテストヘッド3に向けて装着した場合でも同じ測定試験が行われる。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の測定試験を行うための半導体試験装置に関するものである。
【0002】
一般に、半導体装置(LSI)は、製品出荷前において、各種の測定試験が行われ、その試験に合格したものが製品として出荷される。その測定試験を行うための半導体試験装置は試験ボード(パフォーマンスボード)を備える。パフォーマンスボードには、被測定デバイスとなるLSIを挿入するソケットに加え、電源回路等の外部回路が実装されている。半導体試験装置による測定試験の立ち上げ時には、パフォーマンスボード自体が正しく動作するか確認する必要がある。近年では、試験コストを低減するために、複数のLSIを同時に測定するパフォーマンスボードや、アナログ及びロジック測定試験を行うパフォーマンスボードが用いられるようになってきている。このようなパフォーマンスボードにおいて、測定試験のために必要になる外部回路が増大しているが、そのパフォーマンスボードの動作確認を効率よく行う技術が望まれている。
【0003】
【従来の技術】
図9に示すように、パフォーマンスボード31は、半導体試験装置のヘッド部(テストヘッド)32の上部に装着されて使用される。パフォーマンスボード31には、半導体装置(LSI)を挿入するソケット33に加え、電源回路等の外部回路34が実装されている。
【0004】
半導体製造ラインにて使用される半導体試験装置において、パフォーマンスボード31の上部は、自動化装置(ハンドラ)側の制限によって、ソケット33以外の部品は基本的には実装することができない。外部回路34は、その制限を考慮した上で実装する必要があるため、パフォーマンスボード31におけるソケット実装面の裏面側に設けられている。テストヘッド32の中央には、その外部回路34を収納するための凹部32aが設けられており、その凹部32aが外部回路34の実装範囲となる。
【0005】
近年のパフォーマンスボード31は、測定試験のために必要になる外部回路34が増大しているが、その外部回路34をテストヘッド32の凹部32a内に納める必要があるため、両面実装や部品小型化による高密度実装(高密度配線)等の工夫がなされている。
【0006】
【発明が解決しようとする課題】
ところで、半導体試験装置による測定試験の立ち上げ時には、パフォーマンスボード31自体が正しく動作するか確認する必要がある。上記のように、パフォーマンスボード31の裏面側に外部回路34が設けられると、外部回路34の端子を計測器(オシロスコープや電圧計)により直接モニタすることができない。そのため、パフォーマンスボード31にモニタ専用の延長配線やターミナルを設けることで、そのボード31の動作確認(デバッグ)を行うようにしていた。この場合、LSIから離れた位置でのモニタとなるため、LSIの特性を正確に測定できない。さらに、延長配線等によって浮遊容量が追加され、その浮遊容量が原因で測定が不安定になることも懸念されている。
【0007】
また従来では、パフォーマンスボード31における実装位置の制限を回避するために、パフォーマンスボード31の上部に小亀ボードを配設して、その小亀ボードに外部回路を実装する手法がとられていた。この場合も、パフォーマンスボード31から小亀ボードまでの配線が長くなり、正確に測定することができない。また、近年では、LSIの多ピン化に伴い、パフォーマンスボード31と小亀ボードとを結ぶ配線数が増大し、それら配線をマニュアル方式で接続することが困難となっている。さらに、汎用的なパフォーマンスボード31によって対応することができないため、専用のパフォーマンスボード及び小亀ボードを新規に作製するといった対応が余儀なくされ、コストが増大するといった問題も生じてしまう。
【0008】
本発明は上記問題点を解決するためになされたものであって、その目的は、試験ボードの動作確認を的確に行うことができる半導体試験装置を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明によれば、試験ボードは、ソケットが配置される第1の実装面と回路が配設される第2の実装面との両実装面にテストヘッドに接続するためのパッドが形成される。そして、試験ボードにおける第1の実装面と第2の実装面とを反転してパッドを接続ピンに接続したときには、信号変換手段により、その反転前と反転後とで同じ信号がソケット及び回路に供給される。つまり、試験ボードは、その表面(ソケット実装面)と裏面(回路実装面)とを反転してテストヘッドに装着し測定試験を行うことが可能である。このようにすれば、回路実装面をテストヘッドの外側に配置して同試験ボードの回路動作の確認を行うことが可能となる。従って、従来技術のようにモニタ用の延長配線やターミナル等を試験ボードに設ける必要がなく、試験ボードの動作確認を的確に実施することができる。
【0010】
試験ボードを反転してテストヘッドに装着する場合、反転前と反転後において、テストヘッドの接続ピンと試験ボードのパッドとの位置関係は左右又は上下が入れ替わる。
【0011】
そのため、請求項2に記載の発明によれば、信号変換手段により、試験ボードの実装面の向きに応じて、テストヘッドの各接続ピンからパッドに供給される信号の割付が変更される。これにより、試験ボードの反転前と反転後においてソケット及び回路に同じ試験信号が供給され、試験ボードにおける実装面の向きにかかわらず、同じ測定試験を行うことが可能となる。
【0012】
また、請求項3に記載の発明によれば、テストヘッドと試験ボードとの間に変換ボードが設けられる。該変換ボードには、試験ボードの反転前と反転後で同じ信号をソケット及び回路に供給するための配線が形成されている。このようにしても、試験ボードにおける実装面の向きにかかわらず、同じ測定試験を行うことが可能となる。
【0013】
請求項4に記載の発明によれば、固定部材によって試験ボードがテストヘッド側に付勢された状態で固定される。テストヘッドと試験ボードとの間に変換ボードが設けられる場合には、その変換ボードの厚み分だけ、試験ボードの固定位置が調節される。
【0014】
請求項5に記載の発明によれば、試験ボードにおける第1の実装面には、接続ピンに接続することによりソケット又は回路に信号を供給するためのパッドが形成されている。この場合、第2の実装面、すなわち測定試験のために必要となる回路の実装面を外側に向けて試験ボードがテストヘッドに装着され、被測定デバイスの測定試験が行われる。よって、従来技術のようにモニタ用の延長配線やターミナル等を試験ボードに設ける必要がなく、試験ボードの動作確認を的確に実施することができる。
【0015】
【発明の実施の形態】
(第1実施形態)
以下、本発明を半導体試験装置に具体化した第1実施形態を図面に従って説明する。
【0016】
図1は、本実施形態における半導体試験装置1の概略構成を示している。半導体試験装置1は、本体部2と、ヘッド部(テストヘッド)3と、コントローラ4とを備えている。
【0017】
本体部2は、信号処理回路2aや電源生成回路2b等を有し、測定試験を実施するために必要となる試験信号や電源を生成してテストヘッド3に供給する。テストヘッド3には試験ボード(パフォーマンスボード)6が装着され、そのパフォーマンスボード6にテストヘッド3から延びる複数の接続ピン7が接触して試験信号及び電源が供給される。パフォーマンスボード6における被測定デバイス(LSI)9は、その試験信号及び電源に基づき動作する。
【0018】
また、本体部2は、試験信号に応答して被測定デバイス9から出力される出力信号をテストヘッド3を介して取り込み、その信号が試験信号に対応する正常な信号か否かを判定する。なお、信号処理回路2aは、所定のパターンの試験信号を生成するための波形整形回路や、被測定デバイス9の出力信号を所定の期待値と比較するための比較回路等を含む。
【0019】
コントローラ4は、半導体試験装置1を統括的に制御するコンピュータであって、試験プログラムを記憶する記憶部(ハードディスク等)4aや、入力操作部(キーボード等)4bを備える。同コントローラ4は、作業者のキー入力操作に基づいて、被測定デバイス9に応じた試験プログラムを実行し、該デバイス9の測定試験に対応したパターンデータを本体部2に送信する。本体部2では、そのパターンデータに基づいて該デバイス9の測定試験に必要となる試験信号や電源が生成される。
【0020】
本実施形態において、試験プログラムは、被測定デバイス9の種類毎に用意されており、複数種類のデバイス9の測定試験が実施できるよう構成されている。半導体試験装置1において、コントローラ4が実行する試験プログラムの変更により、テストヘッド3(接続ピン7)からパフォーマンスボード6に供給する試験信号及び電源の割付や試験信号のパターン等が変更される。これにより、被測定デバイス9に対応した試験信号及び電源を供給できるようになっている。
【0021】
図1及び図2に示すように、テストヘッド3の中央には、凹部3aが形成され、その凹部3aにはパフォーマンスボード6の外部回路11が収納される。テストヘッド3において、凹部3aの周囲に、複数の接続ピン7が配設されている。また、テストヘッド3における対角位置にはパフォーマンスボード6を固定するための固定フック3bが4つ設けられている。さらに、隣り合う固定フック3bの中間となる位置に位置決めフック3cが設けられている。
【0022】
そして、図1に示すように、テストヘッド3にパフォーマンスボード6を装着する際には、先ず、テストヘッド3の位置決めフック3cにパフォーマンスボード6が嵌め込まれる。さらに、パフォーマンスボード6上に固定リング12が載置された後、その固定リング12に固定フック3bが嵌合される。この固定リング12は、パフォーマンスボード6をテストヘッド3に押さえつける方向に付勢する。それにより、パフォーマンスボード6がテストヘッド3の複数の接続ピン7に確実に当接される。
【0023】
次に、パフォーマンスボード6の構成について詳述する。
パフォーマンスボード6における第1の実装面(図1の上面)6xには、ソケット10が配設されており、同ソケット10に被測定デバイス9が装着される。また、パフォーマンスボード6における第2の実装面(図1の下面)6yには、被測定デバイス9の測定試験のために必要となる外部回路11が配設されている。
【0024】
図1及び図3に示すように、外部回路11は、被測定デバイス9における通信機能の動作確認を行うためのインターフェース用デバイス13a,13bや、バイパスコンデンサからなる電源用回路(図示せず)等を含む。なお、インターフェース用デバイス13a,13bは、IEEE規格に準じた高速通信(具体的には、通信速度=480Mbps)を行うためのデバイスである。
【0025】
一般に、半導体試験装置1の本体部2は、高速通信に対応した測定機能を持っていない。そのため、パフォーマンスボード6に一対のインターフェース用デバイス13a,13bを配設し、それらデバイス13a,13b間で高速通信を実施させることで、被測定デバイス9における通信動作の確認が行われる。なお、この動作確認時には、一方のデバイス13aと他方のデバイス13bとの間で通信が行われ、その通信結果が半導体試験装置1の本体部2に転送される。
【0026】
本実施形態において、外部回路11を構成するインターフェース用デバイス13a,13bは、パフォーマンスボード6に対して垂直に配設された基板14a,14bに実装されている。このように各デバイス13a,13bを実装することで、外部回路11がテストヘッド3の凹部3a(実装範囲内)に収まるようにしている。
【0027】
図3に示すように、パフォーマンスボード6において、デバイス13a,13b(外部回路11)の周囲には、複数のパッド(ポゴ座)15が形成されている。また、パフォーマンスボード6には、それらパッド15に接続する複数の配線(図示しない)が形成されている。
【0028】
複数のパッド15は、前記テストヘッド3における複数の接続ピン7(図2参照)と対応する位置に設けられている。図1のように、パフォーマンスボード6がテストヘッド3に装着された場合、テストヘッド3の接続ピン7とパフォーマンスボード6のパッド15とが接続する。そして、パフォーマンスボード6に形成されたパッド15及び配線を通じて被測定デバイス9に試験信号及び電源が供給される。
【0029】
さらに、パフォーマンスボード6において、パッド15の内側となる位置には、複数のスルーホール16が形成され、同スルーホール16に、基板14a,14bから延びる配線17が接続されている。この配線17により、インターフェース用デバイス13a,13bがパフォーマンスボード6に接続される。
【0030】
また、図3及び図4に示すように、パフォーマンスボード6には、前記テストヘッド3の固定フック3bを挿入するためのフック挿入孔18と、位置決めフック3cを挿入するためのフック挿入孔19が形成されている。
【0031】
図4に示すように、パフォーマンスボード6は、ソケット10の実装面6xにも、外部回路11の実装面6yと同様に、テストヘッド3の接続ピン7と接続するための複数のパッド(ポゴ座)21が形成されている。パフォーマンスボード6において、ソケット実装面6xにおけるパッド21と、その裏面となる外部回路実装面6yにおけるパッド15とは、ボード6の厚さ方向に貫通するビアホール(図示しない)を介して接続されている。つまり、ソケット実装面6xのパッド21と外部回路実装面6yのパッド15とは、パフォーマンスボード6の厚さ方向に重なる位置にあるパッド同士がそれぞれ接続されている。
【0032】
図5に示すように、パフォーマンスボード6は、ソケット実装面6xと外部回路実装面6yとの向きを反転させることにより、外部回路11の実装面6xを外側に露出した状態でテストヘッド3に装着できるようになっている。なおこの場合、被測定デバイス9を装着したソケット10がテストヘッド3の凹部3aに配置される。
【0033】
また、パフォーマンスボード6を反転してテストヘッド3に装着する場合、その反転前と反転後でパフォーマンスボード6のパッド15,21とテストヘッド3の接続ピン7との位置関係は、上下もしくは左右が逆になる。そのため、本実施形態では、パフォーマンスボード6の各実装面6x,6yの向きに応じて、電源や試験信号を供給するための接続ピン7の割り付けを変更する。この割り付けの変更は、信号変換手段としてのコントローラ4が実行する試験プログラムの変更により行われる。これにより、パフォーマンスボード6の装着状態(実装面6x,6yの向き)にかかわらず、被測定デバイス9(ソケット10)の各端子及び外部回路11(インターフェース用デバイス13a,13b)の各端子には、同じ試験信号及び電源が供給されて測定試験が実施される。
【0034】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
(1)図1に示すように、パフォーマンスボード6における外部回路11の実装面6yをテストヘッド3に向けて装着する場合と、図5に示すように、パフォーマンスボード6におけるソケット10の実装面6xをテストヘッド3に向けて装着する場合とで同じ測定試験を行うことができる。つまり、パフォーマンスボード6は、その表面(ソケット実装面6x)と裏面(回路実装面6y)とを反転してテストヘッド3に接続し被測定デバイス9の測定試験を行うことが可能である。そして、図5のように、パフォーマンスボード6の外部回路11をテストヘッド3の外側に配置して測定試験を行うことにより、従来技術のようにモニタ用の延長配線やターミナル等をパフォーマンスボード6に設ける必要がなく、パフォーマンスボード6の動作確認を的確に実施することができる。
【0035】
(2)パフォーマンスボード6の実装面6x,6yの向きに応じて、テストヘッド3の各接続ピン7からパフォーマンスボード6に供給する試験信号の割付が変更される。この変更によって、パフォーマンスボード6の反転前と反転後において被測定デバイス9に同じ試験信号が供給されるため、ボード6の実装面6x,6yの向きにかかわらず、同じ測定試験を行うことが可能となる。
【0036】
(3)図1のように、パフォーマンスボード6の外部回路11をテストヘッド3の凹部3aに配置して測定試験を行う場合、自動化装置(ハンドラ)側の制限も回避することができる。よって、パフォーマンスボード6を量産用の試験ボードとして使用できる。この場合、動作確認時の測定試験と量産時の測定試験とで同じパフォーマンスボード6を使用することができ、量産用試験装置にて故障等が発生した場合、その原因究明を迅速に行うことができる。
【0037】
(4)パフォーマンスボード6を反転して被測定デバイス9の測定試験が可能であるため、外部回路11の実装位置に関する自由度が増し、被測定デバイス9の近傍に外部回路11を配設することができる。
【0038】
(5)パフォーマンスボード6は、外部回路11としてインターフェース用デバイス13a,13bを含み、被測定デバイス9における高速通信の動作確認を実施できる。
【0039】
(6)パフォーマンスボード6は、ソケット実装面6xにパッド21を形成すればよく、従来のパフォーマンスボード31に対して1層の配線層のみの設計変更で製造できる。そのため、子亀ボードを設けたパフォーマンスボードと比較して、コスト的に有利なものとなる。
【0040】
(第2実施形態)
以下、本発明を具体化した第2実施形態を図6及び図7に従い説明する。なお、第1実施形態と同じ構成については、同一の符号を付しその詳細な説明は省略する。
【0041】
図6に示すように、パフォーマンスボード6aにおける第1の実装面(図1の上面)6xには複数のソケット10aが配設され、同ソケット10aに被測定デバイス(LSI)9aが装着されている。つまり、パフォーマンスボード6aは、複数の被測定デバイス9aの測定試験を同時に実施する試験ボードである。また、パフォーマンスボード6aにおける第2の実装面(図1の下面)6yに外部回路11aが配設されている。この外部回路11aは、被測定デバイス9aのアナログ測定試験を実施するためのアナログ回路23や、その回路23への電源を供給または遮断するリレー24等を含む。
【0042】
本実施形態のパフォーマンスボード6aにおける外部回路11aの周囲には、第1の実施形態と同様に、テストヘッド3の接続ピン7に接続するためのパッド15が形成されている。また、パフォーマンスボード6aにおいて、その外部回路11の実装面6yの裏面側となるソケット10aの実装面6xに、テストヘッド3の接続ピン7と接続するためのパッド21が形成されている。
【0043】
本実施形態では、図7に示すように、パフォーマンスボード6aを反転してテストヘッド3に装着する場合、パフォーマンスボード6aとテストヘッド3との間にソケットボード(変換ボード)26を介在させるようにしている。このソケットボード26を介在させることで、被測定デバイス9aの各端子に、図6の場合と同じ試験信号及び電源が供給されて測定試験が実施される。具体的には、パフォーマンスボード6aの反転によって、該ボード6aにおけるパッド15,21とテストヘッド3における接続ピン7と位置関係は、上下もしくは左右が逆になるが、その位置関係を変換するための配線がソケットボード26に形成されている。
【0044】
ソケットボード26の下面には、テストヘッド3の接続ピン7に接続するパッドが形成され、その上面にはパフォーマンスボード6aのパッド21に接続するパッドが形成されている。さらに、本実施形態では、ソケットボード26のパッドと、パフォーマンスボード6aのパッド21との接触性を向上させるために、ソケットボード26の上面に導電性のゴム材からなる導電シート27が設けられている。また、ソケットボード26の配線によるインピーダンスが測定試験に影響を与えないように、ソケットボード26におけるインピーダンスが調整されている。
【0045】
テストヘッド3とパフォーマンスボード6aとの間にソケットボード26を介在させる場合、そのソケットボード26の厚みが加わる。そのため、パフォーマンスボード6aを固定するための固定フック(固定部材)3dは、その厚みを調節する調節機構を有している。
【0046】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
(1)テストヘッド3とパフォーマンスボード6aとの間に、該パフォーマンスボード6aの反転前と反転後で同じ信号を被測定デバイス9a(ソケット10a)及び外部回路11aに供給するためのソケットボード26が配設されている。このようにしても、パフォーマンスボード6aの実装面6x、6yの向きにかかわらず、同じ測定試験を実施することが可能となる。またこの場合、第1実施形態のように、コントローラ4が実行する試験プログラムの変更が不要となる。
【0047】
(2)パフォーマンスボード6aとソケットボード26との間に導電シート27を設けたので、それらボード6a,26間の接触を良好に確保できる。
(3)パフォーマンスボード6は、外部回路11aとしてアナログ回路23や、リレー24を含み、被測定デバイス9aのアナログ測定試験を実施することができる。
【0048】
上記実施形態は、次に示すように変更することもできる。
・上記各実施形態におけるパフォーマンスボード6,6aは、ソケット実装面6xと外部回路実装面6yの両面に、テストヘッド3の接続ピン7と接続するパッド15,21を形成していたが、それに限定されるものではない。例えば、アナログ測定試験の種類が多くなり、図8に示すように、パフォーマンスボード6bにおける外部回路11bが増大する場合には、その外部回路11bをテストヘッド3の凹部3aに収納できなくなる。そのため、パフォーマンスボード6bにおけるソケット実装面6xをテストヘッド3に向けて装着し、パフォーマンスボード6bを使用する。この場合、パフォーマンスボード6bにおけるソケット実装面6xのみに、接続ピン7と接続するためのパッド15が形成される。このようにしても、パフォーマンスボード6bの外部回路11bがテストヘッド3の外側に配置され測定試験が行われるので、従来技術のようにモニタ用の延長配線やターミナル等をパフォーマンスボード6bに設ける必要がない。その結果、パフォーマンスボード6bにおける回路動作の確認を的確に実施することができる。
【0049】
・第2実施形態において、パフォーマンスボード6aにおける実装密度が向上され、ソケットボード26における配線をパフォーマンスボード6の配線層に形成できる場合には、ソケットボード26を省略して具体化してもよい。なおこの場合、パフォーマンスボード6に形成した配線層が信号変換手段となる。
【0050】
以上の様々な実施の形態をまとめると、以下のようになる。
(付記1)第1の実装面に被測定デバイスを装着するためのソケットが配設され、第2の実装面に前記デバイスの測定試験のために必要となる回路が配設された試験ボードと、
前記試験ボードの回路を収納するための凹部が配設され、該凹部の周囲に前記試験ボードに接続される複数の接続ピンが配設されたテストヘッドと
を備える半導体試験装置において、
前記試験ボードの第1及び第2の実装面に形成され、前記接続ピンに接続されるパッドと、
前記試験ボードにおける第1の実装面と第2の実装面とが反転され前記パッドが前記接続ピンに接続されるとき、その反転前と反転後とで同じ信号を前記ソケット及び回路に供給するための信号変換手段と
を備えたことを特徴とする半導体試験装置。
(付記2)前記信号変換手段は、前記テストヘッドに装着される前記試験ボードの向きに応じて、前記テストヘッドにおける各接続ピンから前記パッドに供給する信号の割付を変更することを特徴とする付記1に記載の半導体試験装置。
(付記3)前記信号変換手段は、前記テストヘッドと試験ボードとの間に配設され、前記試験ボードの反転前と反転後とで同じ信号を前記ソケット及び回路に供給するための配線が形成された変換ボードであることを特徴とする付記1に記載の半導体試験装置。
(付記4)前記試験ボードをテストヘッド側に付勢した状態で固定するための固定部材を備え、該固定部材は、前記変換ボードの有無に応じて試験ボードの固定位置を調節することを特徴とする付記3に記載の半導体試験装置。
(付記5)第1の実装面に被測定デバイスを装着するためのソケットが配設され、第2の実装面に前記デバイスの測定試験のために必要となる回路が配設された試験ボードと、
前記試験ボードの回路を収納するための凹部が配設され、該凹部の周囲に前記試験ボードに接続される複数の接続ピンが配設されたテストヘッドと
を備える半導体試験装置において、
前記試験ボードにおける第1の実装面に、前記接続ピンに接続して前記ソケット又は回路に信号を供給するためのパッドを形成したことを特徴とする半導体試験装置。
(付記6)前記第1の実装面のパッドと第2の実装面のパッドとは、前記試験ボードの厚さ方向に重なる位置にあるパッド同士がそれぞれ接続されたことを特徴とする付記2又は3に記載の半導体試験装置。
(付記7)前記変換ボードと前記試験ボードとの接触性を確保するための導電シートを備えることを特徴とする付記3又は4に記載の半導体試験装置。
(付記8)前記回路は、被測定デバイスの通信動作の測定試験を実施するための一対のインターフェースデバイスを含むことを特徴とする付記1〜7のいずれかに記載の半導体試験装置。
(付記9)前記回路は、アナログ測定試験を行うためのアナログ回路を含むことを特徴とする付記1〜7にのいずれかに記載の半導体試験装置。
【0051】
【発明の効果】
以上詳述したように、本発明によれば、試験ボードの動作確認を的確に行うことができる。
【図面の簡単な説明】
【図1】第1実施形態の半導体試験装置を示す構成図である。
【図2】テストヘッドを示す平面図である。
【図3】パフォーマンスボードを示す下面図である。
【図4】パフォーマンスボードを示す平面図である。
【図5】パフォーマンスボードを反転装着した状態を示す構成図である。
【図6】第2実施形態のパフォーマンスボードを説明するための構成図である。
【図7】パフォーマンスボードを反転装着する場合を説明するための構成図である。
【図8】別例のパフォーマンスボードを説明するための構成図である。
【図9】従来の半導体試験装置を示す構成図である。
【符号の説明】
1 半導体試験装置
3 テストヘッド
3a 凹部
3d 固定部材としての固定フック
4 信号変換手段としてのコントローラ
6,6a,6b 試験ボードとしてのパフォーマンスボード
6x 第1の実装面
6y 第2の実装面
7 接続ピン
9,9a 被測定デバイス
10,10a ソケット
11,11a,11b 外部回路
15,21 パッド
26 変換ボードとしてのソケットボード

Claims (5)

  1. 第1の実装面に被測定デバイスを装着するためのソケットが配設され、第2の実装面に前記デバイスの測定試験のために必要となる回路が配設された試験ボードと、
    前記試験ボードの回路を収納するための凹部が配設され、該凹部の周囲に前記試験ボードに接続される複数の接続ピンが配設されたテストヘッドと
    を備える半導体試験装置において、
    前記試験ボードの第1及び第2の実装面に形成され、前記接続ピンに接続されるパッドと、
    前記試験ボードにおける第1の実装面と第2の実装面とが反転され前記パッドが前記接続ピンに接続されるとき、その反転前と反転後とで同じ信号を前記ソケット及び回路に供給するための信号変換手段と
    を備えたことを特徴とする半導体試験装置。
  2. 前記信号変換手段は、前記テストヘッドに装着される前記試験ボードの向きに応じて、前記テストヘッドにおける各接続ピンから前記パッドに供給する信号の割付を変更することを特徴とする請求項1に記載の半導体試験装置。
  3. 前記信号変換手段は、前記テストヘッドと試験ボードとの間に配設され、前記試験ボードの反転前と反転後とで同じ信号を前記ソケット及び回路に供給するための配線が形成された変換ボードであることを特徴とする請求項1に記載の半導体試験装置。
  4. 前記試験ボードをテストヘッド側に付勢した状態で固定するための固定部材を備え、該固定部材は、前記変換ボードの有無に応じて試験ボードの固定位置を調節することを特徴とする請求項3に記載の半導体試験装置。
  5. 第1の実装面に被測定デバイスを装着するためのソケットが配設され、第2の実装面に前記デバイスの測定試験のために必要となる回路が配設された試験ボードと、
    前記試験ボードの回路を収納するための凹部が配設され、該凹部の周囲に前記試験ボードに接続される複数の接続ピンが配設されたテストヘッドと
    を備える半導体試験装置において、
    前記試験ボードにおける第1の実装面に、前記接続ピンに接続して前記ソケット又は回路に信号を供給するためのパッドを形成したことを特徴とする半導体試験装置。
JP2002169048A 2002-06-10 2002-06-10 半導体試験装置 Pending JP2004012389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002169048A JP2004012389A (ja) 2002-06-10 2002-06-10 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002169048A JP2004012389A (ja) 2002-06-10 2002-06-10 半導体試験装置

Publications (1)

Publication Number Publication Date
JP2004012389A true JP2004012389A (ja) 2004-01-15

Family

ID=30435792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002169048A Pending JP2004012389A (ja) 2002-06-10 2002-06-10 半導体試験装置

Country Status (1)

Country Link
JP (1) JP2004012389A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008082769A (ja) * 2006-09-26 2008-04-10 Yokogawa Electric Corp 半導体試験装置
JP2010506196A (ja) * 2007-04-17 2010-02-25 オーキンス エレクトロニクス カンパニー,リミテッド 電気光学的ディテクタ
JP2010197389A (ja) * 2009-02-24 2010-09-09 Advantest Corp テスト部ユニット、テストヘッドおよび電子部品試験装置
CN108614185A (zh) * 2018-05-28 2018-10-02 格力电器(郑州)有限公司 一种针座插反测试装置和ict测试仪以及其使用方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008082769A (ja) * 2006-09-26 2008-04-10 Yokogawa Electric Corp 半導体試験装置
JP2010506196A (ja) * 2007-04-17 2010-02-25 オーキンス エレクトロニクス カンパニー,リミテッド 電気光学的ディテクタ
JP2010197389A (ja) * 2009-02-24 2010-09-09 Advantest Corp テスト部ユニット、テストヘッドおよび電子部品試験装置
CN108614185A (zh) * 2018-05-28 2018-10-02 格力电器(郑州)有限公司 一种针座插反测试装置和ict测试仪以及其使用方法
CN108614185B (zh) * 2018-05-28 2024-04-09 格力电器(郑州)有限公司 一种针座插反测试装置和ict测试仪以及其使用方法

Similar Documents

Publication Publication Date Title
KR100295595B1 (ko) 다중칩모듈및그와함께사용하는설비
US7456643B2 (en) Methods for multi-modal wafer testing using edge-extended wafer translator
CN104465436B (zh) 衬底检查装置
JP2011128159A (ja) 信号測定方法及び装置
JP2014515095A (ja) 無線プローブカード検証システム及び方法
TWI399553B (zh) 用於測試電路板的方法及裝置
JP2002357643A (ja) 半導体メモリ素子用の並列実装検査基板
JP2003075515A (ja) 半導体集積回路の試験装置およびその試験方法
US20070170935A1 (en) Test module for wafer
JP4701939B2 (ja) 半導体集積回路及びそのテストシステム
JP2002222839A (ja) プローブカード
JPH1048298A (ja) 半導体装置の高速試験方法
TWI801778B (zh) 探針卡
JP2004012389A (ja) 半導体試験装置
US7723980B2 (en) Fully tested wafers having bond pads undamaged by probing and applications thereof
US20020118007A1 (en) External test auxiliary device to be used for testing semiconductor device
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
TWI227787B (en) Ancillary equipment for testing semiconductor integrated circuit
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
CN201141871Y (zh) 晶圆针测机的转换接口装置
TW201310559A (zh) 半導體元件堆疊結構測試方法
US7210081B1 (en) Apparatus and methods for assessing reliability of assemblies using programmable logic devices
TWI325500B (en) Integrated circuit testing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071113