TWI399553B - 用於測試電路板的方法及裝置 - Google Patents
用於測試電路板的方法及裝置 Download PDFInfo
- Publication number
- TWI399553B TWI399553B TW096138770A TW96138770A TWI399553B TW I399553 B TWI399553 B TW I399553B TW 096138770 A TW096138770 A TW 096138770A TW 96138770 A TW96138770 A TW 96138770A TW I399553 B TWI399553 B TW I399553B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- test
- plane
- coupled
- points
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 181
- 238000000034 method Methods 0.000 title claims description 32
- 239000000523 sample Substances 0.000 claims description 44
- 238000012545 processing Methods 0.000 claims description 30
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000013536 elastomeric material Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 6
- 229920001971 elastomer Polymers 0.000 claims description 3
- 239000000806 elastomer Substances 0.000 claims description 3
- 239000013590 bulk material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於用於測試電路板的方法及裝置。
在電子學中，諸如印刷電路板(PCB)或主邏輯板之電路板用以機械支撐電子組件及使用導電路徑(諸如，迹線或部件)電連接電子組件，該等導電路徑係蝕刻自層壓於非導電基板上之銅片。替代名稱為印刷線路板或蝕刻線路板。電路板可包括多個平面或層，其中該等迹線經在該等平面或層中之一或多個上佈線以便連接電子組件。
在完成電路板後，電子組件可經附接以形成一實用印刷電路總成或印刷電路板總成(PCBA)。在通孔構造中，可將組件導線插入於孔中，且藉由熔化金屬焊料，將組件導線電性且機械地固定至板，而在表面安裝構造中，該等組件僅被焊接至PCB之外表面上的墊或連接電路。電子組件之實例包括積體電路、電晶體、電容器及電阻器。
在電路板經組裝後，迹線或部件與電子組件之間的互連通常經測試以確認在電路板上的各種組件之間的連接。亦可發生對於正確組件裝配、電磁順應性(electromagnetic compliance)、靜電放電問題及針對其他目的之測試。導電迹線或部件連接至形成於電路板之頂表面或底表面上之測試墊。通常，藉由探針尖陣列接觸電路板之頂表面或底表面上之測試墊或測試點而發生測試。自動測試可在製造測試過程中藉由執行基於電腦之軟體程式而發生以確保安裝於電路板上的電子組件之功能性。
近來，消費型電子產品已變得很小。消費型產品內部的具有電子組件之電路板在大小上亦已得以減小。因此，因為消費型產品及電路板在大小上已減小，所以測試點限於具有有限大小的電路板上之小的表面積。
過去的測試過程已藉由位於電路板之頂表面或底表面上的各不相同區域處之測試墊或測試點發生。測試機可能必須將該探針尖陣列自一區域移動至下一個區域以完成對一特定電路板之測試。測試墊可能消耗需要用於安裝電子組件的頂表面或底表面之大部分。由測試墊消耗之區增加了電路板及所得之消費型產品之潛在大小。
此處描述用於測試具有側安裝測試墊之電路板之方法及裝置。
在本發明之一態樣中，一種測試方法包括將測試探針施加至位於一電路板之至少一側平面上的測試點。該測試方法進一步包括藉由將電信號施加至該等測試點來測試該電路之組件。該等測試點每一者耦接至導複數個導電部件中之至少一者，該複數個導電部件耦接至該電路板。
在本發明之另一態樣中，一種用於互連至少兩個單獨的電路板之方法包括將位於一第一電路板之一側平面上之互連點耦接至位於一第二電路板之一側平面上之互連點。該耦接提供一在該第一電路板與該第二電路板之間的電接觸。
在本發明之另一態樣中，一種資料處理系統包括至少一處理器、一耦接至該處理器之記憶體、一耦接至該處理器之匯流排及一電路板，該電路板具有安裝於該電路板上的該處理器、該記憶體及該匯流排中之至少一者。該電路板包括一頂平面、一底平面及複數個側平面，其中至少一側平面具有容納測試探針之測試點。
本發明包括方法及執行此等方法之裝置，包括執行此等方法之資料處理系統，及當執行於資料處理系統上時使該等系統執行此等方法之電腦可讀媒體。
自隨附圖式及以下實施方式，本發明之其他特徵將顯而易見。
以下描述及圖式係說明本發明的，且不應將其解釋為限制本發明。描述了眾多具體細節以提供本發明之詳盡理解。然而，在某些個例中，並未描述熟知或習知細節以便避免使本發明之描述晦澀難懂。
圖1展示可與本發明一起使用之典型電腦系統之實例。注意，雖然圖1說明電腦系統之各種組件，但並不意欲表示互連該等組件之任何特定架構或方式，因為此等細節並不與本發明密切相關。亦應瞭解，本發明之實施例可與下列各物一起使用或用於下列各物中：個人數位助理(PDA)、掌上型電腦、蜂巢式電話、媒體播放器(例如，iPod)、組合此等設備之態樣或功能之設備(例如，在一設備中與PDA及蜂巢式電話組合之媒體播放器)、另一設備內之嵌入式處理設備、網路電腦及具有比圖1中所示之組件少的組件(或可能多的組件)之其他資料處理系統。舉例而言，圖1之電腦系統可為Apple Macintosh電腦。
如圖1中所示，為資料處理系統之形式的電腦系統100包括一電路板(CB)101，其含有各種電子組件，包括耦接至一微處理器103、一ROM 107、揮發性RAM 105及非揮發性記憶體106之一匯流排102。在某些實施例中，電路板101可為剛性的，或在其他實施例中，電路板101可為可撓性的。舉例而言，可為來自Intel之微處理器或來自Motorola,Inc.或IBM之G3或G4微處理器之微處理器103耦接至一選用之快取記憶體104，如圖1之實例中所展示。匯流排102將此等各種組件互連在一起，且亦將此等組件103、107、105及106互連至一顯示控制器108(其耦接至位於CB 101外之顯示設備)及至周邊設備(其亦在CB 101外)，諸如，輸入/輸出(I/O)設備，其可為滑鼠、鍵盤、數據機、網路介面、印表機、掃描儀、視訊相機及此項技術中熟知之其他設備。顯示控制器108可包括一或多個圖框緩衝器，該一或多個圖框緩衝器用以刷新顯示設備，或該等圖框緩衝器可處於一系統RAM(例如，RAM 105)中。
通常，輸入/輸出設備經由輸入/輸出控制器109耦接至該系統。揮發性RAM 105通常經實施為動態RAM(DRAM)，其連續地需要電力以便刷新或維持記憶體中之資料。非揮發性記憶體106通常為磁性硬碟機或磁性光碟機或光碟機或DVD RAM，或即使在自系統移除電力後仍維持資料的其他類型之記憶體系統。通常，非揮發性記憶體亦將為一隨機存取記憶體，但此不為必需。雖然圖1展示該非揮發性記憶體為一直接耦接至資料處理系統中之其餘組件的本端設備，但應瞭解，本發明可利用遠離該系統之一非揮發性記憶體，諸如，經由網路介面(諸如，數據機或乙太網路介面)耦接至該資料處理系統之網路儲存設備。如此項技術中所熟知，匯流排102可包括經由各種橋接器、控制器及/或配接器相互連接之一或多個匯流排。在一實施例中，I/O控制器109包括一用於控制USB(通用串列匯流排)周邊裝置之USB配接器及/或一用於控制IEEE－1394周邊裝置之IEEE－1394匯流排配接器。
自此描述將顯而易見，本發明之態樣可至少部分實施於軟體中。亦即，該等技術可回應於電腦系統或其他資料處理系統之處理器(諸如，微處理器)執行記憶體(諸如，ROM 107、揮發性RAM 105、非揮發性記憶體106、快取104或遠端儲存設備)中含有之指令之序列，而在電腦系統或其他資料處理系統中進行。在各種實施例中，可將固線式電路結合軟體指令使用以實施本發明。因此，該等技術既不限於硬體電路與軟體之任何具體組合，亦不限於由資料處理系統執行的指令之任何特定源。此外，在此整個描述中，將各種功能及操作描述為由軟體碼執行或由軟體碼引起以簡化描述。然而，熟習此項技術者應認識到，此等表述意謂，該等功能係藉由一處理器(諸如，微處理器103)執行程式碼而產生。
在一實施例中，資料處理系統100包括一處理器或微處理器103、一耦接至處理器103之記憶體或快取記憶體104、一耦接至處理器103之匯流排102，及一CB 101。處理器103、記憶體104及匯流排102安裝於電路板101上，電路板101具有一頂平面或表面110、一底平面及複數個側平面，其中至少一側平面120具有容納測試探針之測試點。側平面120之陰影區域表示複數個測試點，其可類似於圖2中所示之測試點222、224、226及228。CB 101進一步包括耦接至CB 101之複數個迹線或導電部件，其中至少一導電部件耦接至每一測試點。導電部件形成於CB 101之一或多個層或平面上。舉例而言，導電部件可形成於一個十層電路板之第二層、第五層及第六層上。導電部件亦可耦接至一或多個電子組件，諸如，處理器103、記憶體104及匯流排102。具有測試探針之測試裝置240可藉由將測試探針施加至側平面120之測試點且將電信號施加至該等測試點來測試資料處理系統100。
圖2展示根據本發明之一實施例之測試裝置之方塊圖實例，該測試裝置可耦接至具有側安裝測試點之電路板。測試裝置240執行基於電腦之軟體以測試安裝於CB 101中的資料處理系統100之電子組件，CB 101具有一頂表面110、一底表面(未圖示)及一側平面120。圖1中之CB 101對應於詳細地展示於圖2中之具有頂表面210以及側平面220及測試點222、224、226及228之CB 201。測試裝置240可經由測試探針230電耦接至CB 201之電子組件，該等測試探針230由CB 201之側平面220容納。側平面220具有複數個容納測試探針232、234、236及238之測試點或測試墊222、224、226及228，其分別直接處於側平面220上。CB 201包括複數個導電部件或迹線(未圖示)，其將CB 201上之一或多個電子組件連接至側平面220之測試點。該等導電部件或迹線通常經嵌入於CB 201內且形成於CB 201之一或多個平面或層上。該等導電部件或迹線可形成於CB 201之頂表面或底表面上。然而，此將消耗CB 201之有價值的頂表面或底表面。
每一嵌入之部件或迹線可受一接地屏蔽保護，以便使複數個部件或迹線之間的干擾或雜訊最小化或將其消除。接地屏蔽亦提供對其他電子組件及其他導電路徑之保護。
在一實施例中，資料處理系統100之電子組件可由測試裝置240經由測試探針230測試，其並不使CB 201之頂表面或底表面接觸測試探針230。頂表面210可主要用於安裝電子組件以便減小CB 201之大小。如圖2中所示，測試墊222、224、226及228中之每一者之一部分可安置於頂表面210上。或者，基於在CB 201之頂表面上不具有測試墊222、224、226及228之任一部分使得此等測試墊中之每一者的整個電接觸表面僅處於側表面220上，可達成增加的功能性或增強的效能。
在一實施例中，側平面220上之測試點與測試探針230皆共線。與在PCB之頂表面210上之各不相同位置上移動測試探針230相比，由於共線之測試點(例如，222、224、226及228)與測試探針230(例如，232、234、236及238)，測試裝置240可以一簡單且省時方式測試資料處理系統100。
側平面220上所展示的電路板201之測試點可在電路板201上以各種形狀形成且形成於各不相同位置中。在一實施例中，測試點自側平面220部分凹進，如圖2中所說明。測試點亦可完全位於電路板101之一側平面中，如圖1中所說明。
在一實施例中，測試點位於電路板201之至少一側平面、頂平面210及底平面中。測試點之數目的增加可改良測試效能、良率及較低的製造成本。
圖3展示根據本發明之一實施例之具有側安裝測試點及頂表面測試點之電路板之實例。電路板300包括頂表面312上之一測試點310及安裝於電路板300之側平面322上之一測試點320。複數個測試點310可形成於電路板300之頂表面312上。同樣，複數個測試點可形成於電路板300之側平面322上。
藉由除了電路板300之頂表面312上之測試點310之外，在側平面322上具有測試點320，可改良測試過程之效率。改良的測試效能可改良良率且減少製成成本。或者，頂表面312上之測試點310中之一些可形成於側平面322上，此產生較小的電路板300，同時維持測試效能。
圖4A以側透視圖展示根據本發明之一實施例之耦接至彈性體材料(或其他類型之材料)之第一印刷電路板之實例，該彈性體材料(或其他類型之材料)耦接至一外殼。在一實施例中，方塊圖400包括一耦接至一彈性體材料420之印刷電路板(PCB)410，彈性體材料420耦接至一外殼430。在一些實施例中，彈性體材料420為適合於將PCB 410耦接至外殼430之任一類型之可撓性或剛性材料。
在一實施例中，測試探針(未圖示)位於外殼內。因此，方塊圖400致能在側平面412上具有複數個測試點的PCB 410之測試，側平面412耦接至彈性體材料420，彈性體材料420耦接至外殼430。彈性體材料420可由交替的導電及非導電層分段以將側平面412之測試點耦接至外殼430，外殼430經設計以容納複數個測試探針。複數個導電層可接觸每一測試點。
在一實施例中，可藉由外殼430中含有之測試探針測試資料處理系統100之電子組件，而並不接觸PCB 410之頂表面或底表面。PCB 410之頂表面可主要用於電子組件以便減小PCB 410之大小。
圖4B展示根據本發明之一實施例之耦接至一彈性體材料(或其他類型之材料)之第一電路板之方塊圖實例，該彈性體材料(或其他類型之材料)耦接至第二電路板。在一實施例中，方塊圖450包括一耦接至一彈性體材料470之印刷電路板(PCB)460，彈性體材料470耦接至一印刷電路板(PCB)480。在一些實施例中，彈性體材料470為適合於將PCB 460耦接至PCB 480之任一類型之可撓性或剛性材料。
PCB 460包括一頂平面、一底平面及複數個側平面，其中一側平面462具有互連點。PCB 480包括一頂平面、一底平面及複數個側平面，其中一側平面482具有互連點。
彈性體材料470藉由交替的導電及非導電層分段以將側平面462之互連點耦接至側平面482之互連點。複數個導電層可接觸每一互連點。因此，方塊圖450使得PCB 460與PCB 480能夠藉由位於PCB 460之側平面462及PCB 480之側平面482上的互連點而互連。經由導電部件或迹線將互連點連接至PCB 460及PCB 480內含有之電子組件。基於側平面462與側平面482之互連點之間的耦接(其提供PCB 460與PCB 480之間的電接觸)，PCB 460之電子組件可與PCB 480之電子組件通信。
導電部件或迹線通常經嵌入於PCB 460及PCB 480內，且形成於PCB 460及PCB 480內之一或多個層上。導電部件或迹線可形成於PCB 460或PCB 480之頂表面或底表面上。然而，此將消耗PCB 460或PCB 480之有價值的頂表面或底表面。
在一實施例中，具有CB 101之資料處理系統100對應於PCB 460。在不接觸PCB 460或PCB 480之頂表面或底表面的情況下，PCB 460之電子組件可耦接至PCB 480之電子組件。PCB 460及PCB 480之頂表面可主要用於電子組件，以便減小PCB 460及PCB 480之大小。
圖5展示根據本發明之一實施例之測試具有側安裝測試點之電路板的方法之流程圖。在步驟502處，方法500包括將測試探針施加至位於電路板之至少一側平面上的測試點。方法500進一步包括，在步驟504處，藉由將電信號施加至第一組測試點且感測來自第二組測試點之電信號來測試電路板之組件。第一組測試點可包括或可不包括第二組測試點之測試點。
在一實施例中，藉由將電信號施加至測試點而不感測來自測試點之電信號來測試組件。該等測試點每一者耦接至導複數個導電部件中之至少一者，該複數個導電部件耦接至電路板。電路板之每一組件耦接至複數個導電部件中之至少一者。
在步驟506處，方法500進一步包括判定正經測試之組件是否通過了測試。該測試由一可執行基於電腦之軟體的測試裝置執行。若組件通過測試，則在步驟508處，測試裝置將該組件記錄為通過。若組件未通過測試，則在步驟510處，測試裝置將該組件記錄為未通過，其中該組件經受重測試或修理並重測試。在一實施例中，組件之修理包括以新的組件置換該組件。在另一實施例中，組件之修理包括改良組件與電路板之間的電或實體連接。
在一實施例中，在不使電路板之頂表面或底表面接觸測試探針之情況下，測試電路板之組件。在電路板之側平面上的測試探針與測試點可共線。由於共線之測試點與測試探針，測試裝置可以一簡單且省時方式測試電路板。
圖6展示根據本發明之一實施例之藉由側安裝互連點將一第一電路板互連至一第二電路板的方法之流程圖。方法600包括將位於第一電路板之側平面上的互連點耦接至位於第二電路板之側平面上的互連點。該耦接提供在該第一電路板與該第二電路板之間的電接觸。方法600進一步提供在第一電路板與第二電路板之組件之間通信。在一實施例中，通信包括第一電路板與第二電路板之間的資訊或資料之交換。在另一實施例中，通信包括將電力自一電路板供應至另一電路板。
在一實施例中，在不接觸第一電路板之頂表面或底表面之情況下且在不接觸第二電路板之頂表面或底表面之情況下，發生第一電路板及第二電路板上的互連點之耦接。第一電路板及第二電路板之頂表面可主要用於安裝或附接電子組件，以便減小電路板之大小。
在一實施例中，方法600進一步包括將位於第一電路板之側平面上的互連點耦接至呈一分段圖案之彈性體材料之第一側平面。方法600進一步包括將該彈性體材料之第二側平面耦接至位於第二電路板之側平面上的互連點。
在一實施例中，第一電路板及第二電路板為主邏輯板。在另一實施例中，第一電路板及第二電路板為印刷電路板。
使用本發明之各種實施例之方法，將測試探針施加至位於電路板之至少一側平面上的測試點。藉由將電信號施加至測試點來測試電路板之電子組件，該等測試點每一者耦接至複數個導電部件中之至少一者，該複數個導電部件耦接至電路板。
在前述說明書中，已根據本發明之具體例示性實施例描述了本發明。將顯然，在不脫離如下列申請專利範圍中闡明的本發明之更廣泛精神及範疇之情況下，可對本發明進行各種修改。因此，應按說明性意義而非限制性意義來看待本說明書及諸圖。
100．．．資料處理系統
101．．．電路板(CB)
102．．．匯流排
103．．．處理器或微處理器
104．．．記憶體或快取記憶體
105．．．揮發性RAM
106．．．非揮發性記憶體
107．．．ROM
108．．．顯示控制器
109．．．輸入/輸出控制器(I/O控制器)
110．．．頂平面或表面
120．．．側平面
210．．．頂表面(頂平面)
220．．．側平面
222．．．測試點
224．．．測試點
226．．．測試點
228．．．測試點
230．．．測試探針
232．．．測試探針
234．．．測試探針
236．．．測試探針
238．．．測試探針
240．．．測試裝置
300．．．電路板
310．．．測試點
312．．．頂表面
320．．．測試點
322．．．側平面
400．．．方塊圖
410．．．印刷電路板(PCB)
412．．．側平面
420．．．彈性體材料
430．．．外殼
450．．．方塊圖
460．．．印刷電路板(PCB)
462．．．側平面
470．．．彈性體材料
480．．．印刷電路板(PCB)
482．．．側平面
圖1展示可與本發明一起使用的資料處理系統之方塊圖實例。
圖2展示根據本發明之一實施例之測試裝置之方塊圖實例，該測試裝置可耦接至具有側安裝測試點之電路板。
圖3展示根據本發明之一實施例之具有一側安裝測試點及一頂表面測試點之電路板之實例。
圖4A以側透視圖展示根據本發明之一實施例之耦接至一彈性體材料(或其他類型之材料)之第一印刷電路板之實例，該彈性體材料(或其他類型之材料)耦接至一外殼。
圖4B展示根據本發明之一實施例之耦接至一彈性體材料(或其他類型之材料)之第一電路板之方塊圖實例，該彈性體材料(或其他類型之材料)耦接至一第二電路板。
圖5展示根據本發明之一實施例之測試具有側安裝測試點之電路板的方法之流程圖。
圖6展示根據本發明之一實施例之藉由側安裝互連點將一第一電路板互連至一第二電路板的方法之流程圖。
210．．．頂表面(頂平面)
220．．．側平面
222．．．測試點
224．．．測試點
226．．．測試點
228．．．測試點
230．．．測試探針
232．．．測試探針
234．．．測試探針
236．．．測試探針
238．．．測試探針
240．．．測試裝置
Claims (31)
- 一種測試方法，其包含：將測試探針施加至位於一電路板之至少一側平面上的測試點，其中該等測試點之至少一者的完整電接觸表面僅位於該至少一側平面上且僅容納直接位於該至少一側平面上之該等測試探針之至少一者；及藉由將電信號施加至該等測試點來測試該電路板之組件，其中該等測試點每一者耦接至複數個導電部件中之至少一者，該複數個導電部件耦接至該電路板。
- 如請求項1之方法，其中該電路板之每一組件耦接至該複數個導電部件中之至少一者。
- 如請求項1之方法，其中測試該電路板之組件進一步包含感測來自該等測試點之電信號。
- 如請求項1之方法，其中在不使該電路板之頂表面或底表面接觸該等測試探針之情況下，發生測試該電路板之組件。
- 如請求項1之方法，其中該等測試探針及該等測試點皆共線。
- 如請求項1之方法，其中該等測試探針耦接至一彈性體材料，該彈性體材料耦接至該等測試點。
- 如請求項1之方法，其進一步包含判定該電路板之組件是否通過該測試。
- 一種機器可讀媒體，其具有使該機器執行一包含下列步驟之方法的可執行指令： 將測試探針施加至位於一電路板之至少一側平面上的測試點；及藉由將電信號施加至該等測試點來測試該電路板之組件，其中該等測試點每一者耦接至複數個導電部件中之至少一者，該複數個導電部件耦接至該電路板。
- 一種互連方法，其包含：將位於一第一電路板之一側平面上的互連點耦接至位於一第二電路板之一側平面上的互連點，該耦接提供一在該第一電路板與該第二電路板之間的電接觸。
- 如請求項9之方法，其中在不接觸一第一電路板之頂表面或底表面之情況下且在不接觸一第二電路板之頂表面或底表面之情況下，發生在該第一電路板及該第二電路板上的互連點之該耦接。
- 如請求項9之方法，其中耦接互連點進一步包含：將位於該第一電路板之該側平面上的互連點耦接至一彈性體材料之一第一側平面；及將該彈性體材料之一第二側平面耦接至位於該第二電路板之該側平面上的該等互連點。
- 一種機器可讀媒體，其具有使該機器執行一包含下列步驟之方法的可執行指令：將位於一第一電路板之一側平面上的互連點耦接至位於一第二電路板之一側平面上的互連點，該耦接提供一在該第一電路板與該第二電路板之間的電接觸。
- 一種裝置，其包含： 一電路板，其具有一頂平面、一底平面及複數個側平面，其中至少一側平面具有容納測試探針之測試點，其中該等測試點之至少一者的完整電接觸表面僅位於該至少一側平面上且僅容納直接位於該至少一側平面上之該等測試探針之至少一者；至少一電子組件，其係耦接至該電路板之該頂平面；及複數個導電部件，其耦接至該電路板，其中至少一導電部件耦接至每一測試點。
- 如請求項13之裝置，其中該等測試探針及該等測試點皆共線。
- 如請求項13之裝置，其中該等測試點之至少數者係部分地自該電路板之該等側平面凹進。
- 如請求項13之裝置，其中該等測試點之至少數者係位於該電路板之該至少一側平面、該頂平面及該底平面中。
- 如請求項13之裝置，其中該等測試點完全位於該電路板之該至少一側平面中。
- 一種裝置，其包含：一第一電路板，其具有一頂平面、一底平面及複數個側平面；一第二電路板，其具有一頂平面、一底平面及複數個側平面，該第二電路板之一側平面具有耦接至該第一電路板之一側平面的互連點之互連點；及至少一電子組件，其係耦接於該第一電路板之該頂平 面，其中該第一電路板之該側平面之該等互連點之至少一第一者的完整電接觸表面係僅位於該第一電路板之該側平面上，且僅容納直接位於該第一電路板之該側平面上之該第二電路板之一互連點。
- 如請求項18之裝置，其中該耦接提供一在該第一電路板與該第二電路板之間的電接觸。
- 如請求項18之裝置，其中在不接觸該第一電路板或該第二電路板之該頂表面或該底表面之情況下，發生該第一電路板與該第二電路板之該耦接。
- 如請求項18之裝置，其進一步包含一耦接至該第一電路板及該第二電路板之該等互連點之彈性體材料。
- 一種資料處理系統，其包含：至少一處理器；一耦接至該處理器之記憶體；一耦接至該處理器之匯流排；及一電路板，其具有安裝於該電路板上的該處理器、該記憶體及該匯流排中之至少一者，該電路板具有一頂平面、一底平面及複數個側平面，其中至少一側平面具有容納測試探針之測試點。
- 如請求項22之資料處理系統，其進一步包含嵌入於該電路板中之複數個導電層，其中至少一導電層耦接至每一測試點。
- 如請求項22之資料處理系統，其中該等測試探針及該等測試點皆共線。
- 如請求項22之資料處理系統，其中該等測試點部分自第一電路板之該等側平面凹進。
- 如請求項22之資料處理系統，其中該等測試點位於第一電路板之至少一側平面、該頂平面及該底平面中。
- 如請求項22之資料處理系統，其中該等測試點完全位於第一電路板之至少一側平面中。
- 一種資料處理系統，其包含：至少一處理器；一耦接至該處理器之記憶體；一耦接至該處理器之匯流排；一第一電路板，其具有安裝於該電路板上的該處理器、該記憶體及該匯流排中之至少一者，該電路板具有一頂平面、一底平面及複數個側平面；及一第二電路板，其具有一頂平面、一底平面及複數個側平面，該第二電路板之一側平面具有耦接至該第一電路板之一側平面的互連點之互連點。
- 如請求項28之資料處理系統，其中該耦接提供一在該第一電路板與該第二電路板之間的電接觸。
- 如請求項28之資料處理系統，其中在不接觸該第一電路板或該第二電路板之該頂表面或該底表面之情況下，發生該第一電路板與該第二電路板之該耦接。
- 如請求項28之資料處理系統，其進一步包含一耦接至該第一電路板及該第二電路板之該等互連點之彈性體材料。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/545,958 US8436636B2 (en) | 2006-10-10 | 2006-10-10 | Methods and apparatuses for testing circuit boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200835922A TW200835922A (en) | 2008-09-01 |
| TWI399553B true TWI399553B (zh) | 2013-06-21 |
Family
ID=39274513
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096138770A TWI399553B (zh) | 2006-10-10 | 2007-10-09 | 用於測試電路板的方法及裝置 |
| TW101109752A TW201237441A (en) | 2006-10-10 | 2007-10-09 | Methods and apparatuses for testing circuit boards |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101109752A TW201237441A (en) | 2006-10-10 | 2007-10-09 | Methods and apparatuses for testing circuit boards |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8436636B2 (zh) |
| CN (2) | CN201477183U (zh) |
| TW (2) | TWI399553B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8362793B2 (en) * | 2006-11-07 | 2013-01-29 | Apple Inc. | Circuit boards including removable test point portions and configurable testing platforms |
| CN102511008B (zh) * | 2009-06-10 | 2013-07-31 | 大科防静电技术咨询（深圳）有限公司 | 具有静电放电能力的测试装置 |
| CN201789539U (zh) * | 2010-09-09 | 2011-04-06 | 中兴通讯股份有限公司 | 一种移动终端 |
| DE102011108078A1 (de) * | 2011-07-21 | 2013-01-24 | Samsung Electro - Mechanics Co., Ltd. | Leiterplatte und Verfahren zum Testen von in der Leiterplatte eingebetteten Bauelementen |
| CN102736019B (zh) * | 2012-07-17 | 2014-11-05 | 宁波工程学院 | 电路板柔性检测系统及检测方法 |
| US10098241B2 (en) | 2015-10-23 | 2018-10-09 | International Business Machines Corporation | Printed circuit board with edge soldering for high-density packages and assemblies |
| DE102018217406B4 (de) | 2018-06-18 | 2020-07-23 | ATEip GmbH | Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe |
| JP7453891B2 (ja) | 2020-10-06 | 2024-03-21 | 日本航空電子工業株式会社 | 電気部品検査器具 |
| CN113281635B (zh) * | 2021-05-31 | 2022-09-27 | 乐健科技（珠海）有限公司 | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 |
| CN114308701B (zh) * | 2021-12-29 | 2022-12-20 | 广东炬森智能装备有限公司 | 一种pcb薄板的检修系统及其检修方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804982A (en) * | 1995-05-26 | 1998-09-08 | International Business Machines Corporation | Miniature probe positioning actuator |
| TW541422B (en) * | 2000-09-05 | 2003-07-11 | Atg Test Systems Gmbh | Method and apparatus for the testing of circuit boards |
| TW200400360A (en) * | 2002-05-07 | 2004-01-01 | Atg Test Systems Gmbh | Apparatus and method for the testing of circuit boards, and test probe for this apparatus and this method |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968589A (en) * | 1988-10-26 | 1990-11-06 | General Signal Corporation | Probe card for integrated circuit chip and method of making probe card |
| US5315241A (en) * | 1991-09-18 | 1994-05-24 | Sgs-Thomson Microelectronics, Inc. | Method for testing integrated circuits |
| US5166602A (en) * | 1991-11-07 | 1992-11-24 | Compaq Computer Corporation | Elastomeric probe apparatus and associated methods |
| JPH06230086A (ja) * | 1992-09-22 | 1994-08-19 | Nec Corp | Ｌｓｉのテスト回路 |
| US6117707A (en) | 1994-07-13 | 2000-09-12 | Shellcase Ltd. | Methods of producing integrated circuit devices |
| US5657139A (en) | 1994-09-30 | 1997-08-12 | Kabushiki Kaisha Toshiba | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines |
| JPH09191162A (ja) * | 1995-12-29 | 1997-07-22 | Hewlett Packard Co <Hp> | 回路基板アセンブリの試験装置および試験方法 |
| US5896037A (en) * | 1996-10-10 | 1999-04-20 | Methode Electronics, Inc. | Interface test adapter for actively testing an integrated circuit chip package |
| US5798638A (en) | 1996-10-24 | 1998-08-25 | Ericsson, Inc. | Apparatus for testing of printed circuit boards |
| US5892245A (en) * | 1996-11-11 | 1999-04-06 | Emulation Technology, Inc. | Ball grid array package emulator |
| US6326553B1 (en) | 1998-10-16 | 2001-12-04 | Samsung Electronics, Co., Ltd | Scheme to avoid electrostatic discharge damage to MR/GMR head gimbal/stack assembly in hard disk applications |
| DE19961791C2 (de) | 1999-12-21 | 2002-11-28 | Infineon Technologies Ag | Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte |
| US6250933B1 (en) * | 2000-01-20 | 2001-06-26 | Advantest Corp. | Contact structure and production method thereof |
| TW527513B (en) | 2000-03-06 | 2003-04-11 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| US6399896B1 (en) * | 2000-03-15 | 2002-06-04 | International Business Machines Corporation | Circuit package having low modulus, conformal mounting pads |
| DE20005123U1 (de) | 2000-03-20 | 2001-08-02 | atg test systems GmbH & Co. KG Reicholzheim, 97877 Wertheim | Vorrichtung zum Prüfen von Leiterplatten |
| JP2003149296A (ja) | 2001-11-15 | 2003-05-21 | Everett Charles Japan Ltd | プリント基板の検査治具 |
| JP2003209147A (ja) * | 2002-01-11 | 2003-07-25 | Nec Microsystems Ltd | チップ製造方法およびシステム |
| US6607941B2 (en) | 2002-01-11 | 2003-08-19 | National Semiconductor Corporation | Process and structure improvements to shellcase style packaging technology |
| WO2003083494A1 (en) * | 2002-03-22 | 2003-10-09 | Electro Scientific Industries, Inc. | Test probe alignment apparatus |
| CN2550772Y (zh) | 2002-05-27 | 2003-05-14 | 威盛电子股份有限公司 | 球格阵列型集成电路元件的测试组件 |
| US6759865B1 (en) * | 2002-07-30 | 2004-07-06 | Cypress Semiconductor Corporation | Array of dice for testing integrated circuits |
| US6984996B2 (en) * | 2003-05-01 | 2006-01-10 | Celerity Research, Inc. | Wafer probing that conditions devices for flip-chip bonding |
| KR100964620B1 (ko) | 2003-07-14 | 2010-06-22 | 삼성전자주식회사 | 하부기판용 모기판, 표시패널용 기판 및 표시패널의제조방법 |
| US6954082B2 (en) * | 2003-12-04 | 2005-10-11 | Lsi Logic Corporation | Method and apparatus for testing of integrated circuit package |
| US7218127B2 (en) * | 2004-02-18 | 2007-05-15 | Formfactor, Inc. | Method and apparatus for probing an electronic device in which movement of probes and/or the electronic device includes a lateral component |
| CN2831123Y (zh) | 2005-03-15 | 2006-10-25 | 深圳麦逊电子有限公司 | Pcb板通用测试机软板测试夹具 |
| US7863918B2 (en) * | 2007-11-13 | 2011-01-04 | International Business Machines Corporation | Disposable built-in self-test devices, systems and methods for testing three dimensional integrated circuits |
-
2006
- 2006-10-10 US US11/545,958 patent/US8436636B2/en active Active
-
2007
- 2007-10-09 CN CN2009201552047U patent/CN201477183U/zh not_active Expired - Lifetime
- 2007-10-09 TW TW096138770A patent/TWI399553B/zh active
- 2007-10-09 CN CNU2007200095191U patent/CN201269918Y/zh not_active Expired - Lifetime
- 2007-10-09 TW TW101109752A patent/TW201237441A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804982A (en) * | 1995-05-26 | 1998-09-08 | International Business Machines Corporation | Miniature probe positioning actuator |
| TW541422B (en) * | 2000-09-05 | 2003-07-11 | Atg Test Systems Gmbh | Method and apparatus for the testing of circuit boards |
| TW200400360A (en) * | 2002-05-07 | 2004-01-01 | Atg Test Systems Gmbh | Apparatus and method for the testing of circuit boards, and test probe for this apparatus and this method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN201269918Y (zh) | 2009-07-08 |
| US20080084225A1 (en) | 2008-04-10 |
| CN201477183U (zh) | 2010-05-19 |
| TW200835922A (en) | 2008-09-01 |
| TW201237441A (en) | 2012-09-16 |
| US8436636B2 (en) | 2013-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI399553B (zh) | 用於測試電路板的方法及裝置 | |
| US10409338B2 (en) | Semiconductor device package having an oscillator and an apparatus having the same | |
| CN103399038B (zh) | 测试柔性线缆屏蔽层的设备和方法 | |
| US20090294155A1 (en) | Flexible printed circuit board, shield processing method for the circuit board and electronic apparatus | |
| TW201601249A (zh) | 半導體裝置 | |
| CN104465436A (zh) | 衬底检查装置 | |
| US20180123272A1 (en) | Vertical backplane connector | |
| US8365403B2 (en) | Method for providing an alternative power source for a graphics card | |
| JP5275332B2 (ja) | 電子機器 | |
| TWI474567B (zh) | 用於高速板上印刷電路板測試、確認及驗證之積體電路組合 | |
| JP5683961B2 (ja) | 試験装置および回路モジュール | |
| KR20140110443A (ko) | 프로브 카드 | |
| US20160268229A1 (en) | Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller | |
| EP1703780B1 (en) | Printed wiring board with an FPC connector | |
| JPH077038B2 (ja) | プリント基板検査装置 | |
| KR20080090859A (ko) | 마더보드를 활용한 메모리모듈 번인 테스트 장치 | |
| US10209275B2 (en) | Detachable probe card interface | |
| KR101412114B1 (ko) | 검사 장치 | |
| JPH08136625A (ja) | パソコン用拡張ボード | |
| US7377806B1 (en) | Circuit board having at least one auxiliary scribed line | |
| JP2004012389A (ja) | 半導体試験装置 | |
| KR100389804B1 (ko) | 반도체 메모리 소자용 병렬 실장 검사 기판 | |
| US20050194984A1 (en) | Testing apparatus and testing method | |
| TW202228259A (zh) | 控制電路基板 | |
| US20100263918A1 (en) | Layout method and circuit board |