CN116203292A - 一种测试方法、设备及机台 - Google Patents
一种测试方法、设备及机台 Download PDFInfo
- Publication number
- CN116203292A CN116203292A CN202111450160.2A CN202111450160A CN116203292A CN 116203292 A CN116203292 A CN 116203292A CN 202111450160 A CN202111450160 A CN 202111450160A CN 116203292 A CN116203292 A CN 116203292A
- Authority
- CN
- China
- Prior art keywords
- terminal
- test
- probe
- chip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
Abstract
本申请提供一种测试方法、设备及机台,在待测晶圆上的第一端子和第一探针连接,待测晶圆上的第二端子和第二探针连接时,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,待测晶圆上包括多个非接芯片,第一端子和第二端子为同一非接芯片的两个非接端子,非接端子用于连接用于实现射频通信的线圈,在利用第一探针和第二探针检测到第一端子和第二端子之间的测试电流大于预设电流值时,确定第一端子和第二端子所属的非接芯片为异常芯片,否则,确定第一端子和第二端子所属的非接芯片为正常芯片,可以对非晶芯片进行晶圆级的检测,通过探针为非接端子施加电压,并检测第一端子和第二端子之间的测试电流,减少异常芯片投入使用的概率。
Description
技术领域
本申请涉及计算机领域,特别涉及一种测试方法、设备及机台。
背景技术
射频识别技术(Radio Frequency Identification,RFID)是自动识别技术的一种,非接芯片可以通过RFID与其他设备进行非接触双向数据通信,实现目标识别和数据交换的目的。其中,非接芯片具有非接端子,两个非接端子之间连接线圈,线圈可以根据非接端子的电压发送射频信号,也可以将接收到的射频信号转换为非接端子的电压差,实现射频信号的发送和接收。
目前,通常在对芯片进行封装得到封装模块后,通过功能测试(Function test,FT)来对封装模块的功能验证,根据功能验证结果对非接芯片进行筛选,功能测试可以包括测试封装模块是否正常返回请求应答(answer to request,ART)等。对封装模块的功能测试可以通过成测仪器来完成,成测仪器和封装模块连接,通过运行测试程序来实现对封装模块的测试。
然而这种功能测试只能测试应答和其他功能,不够全面,存在对非接芯片漏筛的风险。
发明内容
有鉴于此,本申请的目的在于提供一种测试方法、设备及机台,提高非接芯片的检测全面性。其具体方案如下:
第一方面,本申请实施例提供了一种测试方法,包括:
在待测晶圆上的第一端子和第一探针连接,所述待测晶圆上的第二端子和第二探针连接时,利用所述第一探针和所述第二探针在所述第一端子和所述第二端子之间施加测试电压;所述待测晶圆上包括多个非接芯片,所述第一端子和所述第二端子为同一非接芯片的两个非接端子,所述非接端子用于连接用于实现射频通信的线圈;
在利用所述第一探针和所述第二探针检测到所述第一端子和所述第二端子之间的测试电流大于预设电流值时,确定所述第一端子和所述第二端子所属的非接芯片为异常芯片;否则,确定所述第一端子和所述第二端子所属的非接芯片为正常芯片。
可选的,所述第一探针和所述第二探针均为多个,一个第一探针和一个第二探针构成一组探针,每组探针对应一个或多个非接芯片,以利用多组探针在对应的非接芯片中的第一端子和第二端子之间施加测试电压,并检测对应的非接芯片中的第一端子和第二端子之间的测试电流。
可选的,所述方法还包括:
根据多个所述非接芯片在待测晶圆中的位置以及多个所述非接芯片的测试结果,形成所述待测晶圆的测试地图;所述非接芯片的测试结果包括所述非接芯片为异常芯片或正常芯片;和/或,
建立多个所述非接芯片在待测晶圆中的位置、多个所述非接芯片的测试电压和测试电流之间的对应关系,以形成所述待测晶圆的测试日志。
可选的,所述测试电压大于或等于0.5V且小于4.4V,所述预设电流值大于或等于400uA。
可选的,所述第二端子接地。
第二方面,本申请实施例提供了一种测试设备,用于执行本申请实施例第一方面提供的所述的测试方法。
第三方面,本申请实施例提供了一种测试机台,包括:探针系统和本申请实施例第二方面提供的所述的测试设备;所述探针系统包括至少一组探针,每组探针包括一个第一探针和一个第二探针;
所述测试设备还用于控制所述第一探针和所述第二探针在所述待测晶圆上移动,以使属于同一组探针的第一探针和第二探针分别连接属于同一非接芯片的第一端子和第二端子。
可选的,所述探针系统还包括控制器,所述控制器分别与所述测试设备、所述第一探针和所述第二探针连接,所述控制器用于根据所述测试设备的指令控制所述第一探针和所述第二探针在所述待测晶圆上移动,并根据所述测试设备的指令利用所述第一探针和所述第二探针在所述第一端子和所述第二端子之间施加测试电压,并检测所述第一端子和所述第二端子之间的测试电流。
可选的,所述探针系统包括多组探针。
可选的,所述探针的组数为256、512或1024。
本申请实施例提供了一种测试方法、设备及机台,在待测晶圆上的第一端子和第一探针连接,待测晶圆上的第二端子和第二探针连接时,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,待测晶圆上包括多个非接芯片,第一端子和第二端子为同一非接芯片的两个非接端子,非接端子用于连接用于实现射频通信的线圈,在利用第一探针和第二探针检测到第一端子和第二端子之间的测试电流大于预设电流值时,确定第一端子和第二端子所属的非接芯片为异常芯片,否则,确定第一端子和第二端子所属的非接芯片为正常芯片。也就是说,本申请实施例中,可以对非晶芯片进行晶圆级的检测,通过探针为非接端子施加电压,并检测第一端子和第二端子之间的测试电流,因此对第一端子和第二端子的电流特性进行检测,拓宽了非接芯片的检测内容,提高检测准确率,减少异常芯片投入使用的概率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种测试方法的流程图;
图2为本申请实施例提供的一种非接芯片的电流电压曲线示意图;
图3为本申请实施例提供的一种测试机台的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其它不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述,非接芯片可以通过RFID与其他设备进行非接触双向数据通信,实现目标识别和数据交换的目的。其中,非接芯片具有非接端子,两个非接端子之间连接线圈,线圈可以根据非接端子的电压发送射频信号,也可以将接收到的射频信号转换为非接端子的电压差,实现射频信号的发送和接收。
目前,通常在对芯片进行封装得到封装模块后,通过功能测试来对封装模块的功能验证,根据功能验证结果对非接芯片进行筛选,功能测试可以包括测试封装模块是否正常返回ART等。对封装模块的功能测试可以通过成测仪器来完成,成测仪器和封装模块连接,通过运行测试程序来实现对封装模块的测试。
然而这种功能测试只能测试应答和其他功能,不够全面,存在对非接芯片漏筛的风险。这是因为这种功能测试仅仅从逻辑上判断非接芯片是否存在问题,而并没有监测非接端子的正常工作电流值,从而不能对非接芯片的工作距离有所判断,存在漏筛风险。有可能功能测试通过的芯片,在投入使用后发现非接端子的工作电流值异常,该芯片是非接工作距离非常短的异常芯片,影响用户体验。
基于以上技术问题,本申请实施例提供了一种测试方法、设备及机台,在待测晶圆上的第一端子和第一探针连接,待测晶圆上的第二端子和第二探针连接时,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,待测晶圆上包括多个非接芯片,第一端子和第二端子为同一非接芯片的两个非接端子,非接端子用于连接用于实现射频通信的线圈,在利用第一探针和第二探针检测到第一端子和第二端子之间的测试电流大于预设电流值时,确定第一端子和第二端子所属的非接芯片为异常芯片,否则,确定第一端子和第二端子所属的非接芯片为正常芯片。也就是说,本申请实施例中,可以对非晶芯片进行晶圆级的检测,通过探针为非接端子施加电压,并检测第一端子和第二端子之间的测试电流,因此对第一端子和第二端子的电流特性进行检测,拓宽了非接芯片的检测内容,提高检测准确率,减少异常芯片投入使用的概率。
为了便于理解,下面结合附图对本申请实施例提供的一种测试方法、设备及机台进行详细的说明。
参考图1所示,为本申请实施例提供的一种测试方法的流程图,该方法可以包括以下步骤。
S101,在待测晶圆上的第一端子和第一探针连接,待测晶圆上的第二端子和第二探针连接时,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压。
S102,在利用第一探针和第二探针检测到第一端子和第二端子之间的测试电流大于预设电流值时,确定第一端子和所述第二端子所属的非接芯片为异常芯片。
本申请实施例中,可以对待测晶圆进行检测,待测晶圆上包括多个非接芯片,多个非接芯片阵列排布,之后对待测晶圆进行切割,可以将待测晶圆分割为多个非接芯片。非接芯片可以包括非接端子,非接端子用于连接用于实现射频通信的线圈,在非接芯片位于待测晶圆被检测时,非接端子还未连接有线圈,通过对非接端子的电流检测,可以对非接芯片的性能进行检测。
也就是说,本申请对非接芯片的检测是晶圆级检测,是未对待测晶圆进行切割时进行的检测,晶圆级的检测可以匹配晶圆级检测设备,且晶圆级检测相比于对封装后的封装模块进行检测而言,更好控制,也具有更高的检测效率。且这种晶圆级检测不影响封装模块后的检测,相当于在原有的检测的基础上增加了晶圆级的检测,极大的完善了非接芯片的筛选流程。
在待测晶圆中,同一非接芯片可以包括两个非接端子,为了便于区分,可以记为第一端子和第二端子,在对非接芯片进行检测时,可以为第一端子连接第一探针,为第二端子连接第二探针,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,并利用第一探针和第二探针检测第一端子和第二端子之间的测试电流,基于非接端子的电流状态可以实现对非接芯片的性能的检测。
具体的,可以利用第一探针为第一端子提供第一电位,利用第二探针为第二端子提供第二电位,这样第一端子和第二端子之间的测试电压即为第一电位和第二电位的差值。例如令第二端子接地,第一端子提供正电位或负电位,第一端子和第二端子之间具有测试电压。
根据非接芯片的非接端子的电路特性,在第一端子和第二端子之间的电压在超过电压检测阈值时,第一端子和第二端子之间会导通,第一端子和第二端子上会量测到电流的特性,因此可以根据第一端子和第二端子之间的测试电流确定非接芯片是否为异常芯片,从模拟量的数值来分析芯片,提高芯片测试的准确性。具体的,可以设置测试电压小于电压检测阈值,此时若第一端子和第二端子之间的测试电流大于预设电流值,则可以认为第一端子和第二端子所属的非接芯片为异常芯片,若第一端子和第二端子之间的测试电流小于或等于预设电流值,则可以认为第一端子和第二端子所属的非接芯片为正常(good)芯片。
参考图2所示,为本申请实施例提供的一种非接芯片的电流电压曲线示意图,横坐标为第一端子和第二端子之间的电压,单位为伏(V),纵坐标为第一端子和第二端子之间的电流,单位为微安(uA),两条曲线分别表示异常芯片的电流特性和正常(good)芯片的电流特性。从图中可以看出,电压检测阈值为4.4V,对于good芯片而言,在第一端子和第二端子之前的电压大于4.4V时,第一端子和第二端子之间的电路导通,第一端子和第二端子之间有电流通过,电流值约为10mA;对于异常芯片,其存在漏电,在第一端子和第二端子之间的电压较小时第一端子和第二端子之间即存在电流,从图中可以看出,电压检测阈值为4.4V,在第一端子和第二端子之间的电压到0.5V时,第一端子和第二端子之间存在400uA的电流,且一直呈上升趋势。
本申请实施例中,可以设置测试电压大于或等于0.5V且小于4.4V,预设电流值大于或等于400uA,例如测试电压可以为2V,预设电流值为2mA,即可以为第一端子和第二端子之前施加2V的电压,在检测到第一端子和第二端子之间的测试电流大于2mA时判断该非接芯片为异常芯片。
由于待测晶圆上具有多个非接芯片,可以设置第一探针和第二探针的数量均为多个,一个第一探针和一个第二探针构成一组探针,每组探针对应一个或多个非接芯片,从而利用多组探针在对应的非接芯片中的第一端子和第二端子之间施加测试电压,并检测对应的非接芯片中的第一端子和第二端子之间的测试电流。这样,多组探针可以同时工作,同时对多个非接芯片进行检测,提高检测效率。
具体的,第一探针的数量可以等于待测晶圆上的非接芯片的数量,也可以小于待测晶圆上的非接芯片的数量,可以理解的是,第一探针的数量越多,可以同时检测的非接芯片的数量越多,测试效率越高。具体实施时,第一探针的数量可以为256、512或1024,第二探针的数量等于第一探针的数量。举例来说,在非接芯片的数量为512时,第一探针的数量为512,第二探针的数量为512。
在利用多组探针对多个非接芯片进行检测时,施加到多个非接芯片的测试电压可以一致,便于测试过程的控制,提高测试效率。具体实施时,可以令多个第一端子上的电压相等,多个第二端子上的电压相等,使第一端子和第二端子之间的测试电压相等。举例来说,各个第一端子的第一电位为2V,各个第二端子接地,其电位为0V。
本申请实施例中,可以对待测晶圆中的多个非接芯片进行检测,则还可以根据多个非接芯片在待测晶圆中的位置以及多个非接芯片的测试结果,形成待测晶圆的测试地图(map),非接芯片的测试结果包括非接芯片为异常芯片或正常芯片。在测试地图中,可以在于待测晶圆中的多个非接芯片位置对应的位置处,标识该非接芯片的检测结果,测试结果可以利用标识表示,例如正常芯片可以标识为0,异常芯片可以标识为1,通过测试地图,可以直观得到待测晶圆中的非接芯片的测试结果。
本申请实施例中,还可以建立多个非接芯片在待测晶圆中的位置、多个非接芯片的测试电压和测试电流之间的对应关系,以形成待测晶圆的测试日志(log),利用待测晶圆的测试日志,测试人员可以对测试电压和测试电流进行分析。
在获取到待测晶圆中的多个非接芯片的测试结果后,还可以对测试结果进行统计,得到测试汇总(summary),例如可以统计待测晶圆中的异常芯片的数量和正常芯片的数量,作为测试summary。
本申请实施例提供了一种测试方法,在待测晶圆上的第一端子和第一探针连接,待测晶圆上的第二端子和第二探针连接时,利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,待测晶圆上包括多个非接芯片,第一端子和第二端子为同一非接芯片的两个非接端子,非接端子用于连接用于实现射频通信的线圈,在利用第一探针和第二探针检测到第一端子和第二端子之间的测试电流大于预设电流值时,确定第一端子和第二端子所属的非接芯片为异常芯片,否则,确定第一端子和第二端子所属的非接芯片为正常芯片。也就是说,本申请实施例中,可以对非晶芯片进行晶圆级的检测,通过探针为非接端子施加电压,并检测第一端子和第二端子之间的测试电流,因此对第一端子和第二端子的电流特性进行检测,拓宽了非接芯片的检测内容,提高检测准确率,减少异常芯片投入使用的概率。
基于本申请实施例提供的测试方法,本申请实施例还提供了一种测试设备,用于执行前述的测试方法。该测试设备也可以称为自动测试设备(Automatic Test Equipment,ATE),ATE为泰瑞达公司的MagnumII。
测试设备可以为计算机,也可以为与计算机连接的设备。在测试设备和计算机连接时,计算机中可以保存有可执行的测试程序,测试设备在运行可执行的测试程序时,执行前述的测试方法。计算机中的可执行的测试程序可以根据配置文件编译生成,也可以由程序员编写得到。例如配置文件可以设置检测电压、预设电流值等。
基于以上实施例提供的一种测试设备,本申请实施例还提供了一种测试机台,参考图3所示,为本申请实施例提供的一种测试机台的结构示意图,测试机台包括探针系统(PROBE)12和测试设备11,探针系统12可以包括至少一组探针,每组探针包括一个第一探针和一个第二探针,测试设备11除了执行前述的测试方法之外,还可以控制第一探针和第二探针在待测晶圆上移动,以使属于同一组探针的第一探针和第二探针分别连接属于同一非接芯片的第一端子和第二端子。
探针系统12还可以包括控制器,控制器分别与测试设备11、第一探针和第二探针连接,控制器用于根据测试设备的指令对第一探针和第二探针进行控制,例如控制器跟测试设备11的指令控制第一探针和第二探针在待测晶圆上移动,根据测试设备11的指令利用第一探针和第二探针在第一端子和第二端子之间施加测试电压,并检测第一端子和第二端子之间的测试电流等。探针系统12可以为TSK公司的UF3000EX。
本申请实施例中,探针系统12可以包括多组探针,即第一探针和第二探针可以均为多个,且第一探针和第二探针的数量相等。具体的,第一探针的数量可以等于待测晶圆上的非接芯片的数量,也可以小于待测晶圆上的非接芯片的数量,可以理解的是,第一探针的数量越多,可以同时检测的非接芯片的数量越多。具体实施时,第一探针的数量可以为256、512或1024,第二探针的数量等于第一探针的数量。举例来说,在非接芯片的数量为512时,第一探针的数量为512,第二探针的数量为512。
测试设备11还用于保存测试地图、测试日志和测试汇总等,在测试设备11和计算机连接时,测试设备11还可以将测试地图、测试日志和测试汇总等保存到计算机。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其它实施例的不同之处。尤其,对于设备及机台实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式,虽然本申请已以较佳实施例披露如上,然而并非用以限定本申请。任何熟悉本领域的技术人员,在不脱离本申请技术方案范围情况下,都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种测试方法,其特征在于,包括:
在待测晶圆上的第一端子和第一探针连接,所述待测晶圆上的第二端子和第二探针连接时,利用所述第一探针和所述第二探针在所述第一端子和所述第二端子之间施加测试电压;所述待测晶圆上包括多个非接芯片,所述第一端子和所述第二端子为同一非接芯片的两个非接端子,所述非接端子用于连接用于实现射频通信的线圈;
在利用所述第一探针和所述第二探针检测到所述第一端子和所述第二端子之间的测试电流大于预设电流值时,确定所述第一端子和所述第二端子所属的非接芯片为异常芯片;否则,确定所述第一端子和所述第二端子所属的非接芯片为正常芯片。
2.根据权利要求1所述的测试方法,其特征在于,所述第一探针和所述第二探针均为多个,一个第一探针和一个第二探针构成一组探针,每组探针对应一个或多个非接芯片,以利用多组探针在对应的非接芯片中的第一端子和第二端子之间施加测试电压,并检测对应的非接芯片中的第一端子和第二端子之间的测试电流。
3.根据权利要求1所述的测试方法,其特征在于,所述方法还包括:
根据多个所述非接芯片在待测晶圆中的位置以及多个所述非接芯片的测试结果,形成所述待测晶圆的测试地图;所述非接芯片的测试结果包括所述非接芯片为异常芯片或正常芯片;和/或,
建立多个所述非接芯片在待测晶圆中的位置、多个所述非接芯片的测试电压和测试电流之间的对应关系,以形成所述待测晶圆的测试日志。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述测试电压大于或等于0.5V且小于4.4V,所述预设电流值大于或等于400uA。
5.根据权利要求4所述的方法,其特征在于,所述第二端子接地。
6.一种测试设备,其特征在于,用于执行权利要求1-5任一项所述的测试方法。
7.一种测试机台,其特征在于,包括:探针系统和如权利要求6所述的测试设备;所述探针系统包括至少一组探针,每组探针包括一个第一探针和一个第二探针;
所述测试设备还用于控制所述第一探针和所述第二探针在所述待测晶圆上移动,以使属于同一组探针的第一探针和第二探针分别连接属于同一非接芯片的第一端子和第二端子。
8.根据权利要求7所述的测试机台,其特征在于,所述探针系统还包括控制器,所述控制器分别与所述测试设备、所述第一探针和所述第二探针连接,所述控制器用于根据所述测试设备的指令控制所述第一探针和所述第二探针在所述待测晶圆上移动,并根据所述测试设备的指令利用所述第一探针和所述第二探针在所述第一端子和所述第二端子之间施加测试电压,并检测所述第一端子和所述第二端子之间的测试电流。
9.根据权利要求8所述的测试机台,其特征在于,所述探针系统包括多组探针。
10.根据权利要求9所述的测试机台,其特征在于,所述探针的组数为256、512或1024。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111450160.2A CN116203292A (zh) | 2021-11-30 | 2021-11-30 | 一种测试方法、设备及机台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111450160.2A CN116203292A (zh) | 2021-11-30 | 2021-11-30 | 一种测试方法、设备及机台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116203292A true CN116203292A (zh) | 2023-06-02 |
Family
ID=86513532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111450160.2A Pending CN116203292A (zh) | 2021-11-30 | 2021-11-30 | 一种测试方法、设备及机台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116203292A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117008070A (zh) * | 2023-10-07 | 2023-11-07 | 成都世源频控技术股份有限公司 | 一种具备漏电检测功能的雷达模拟器 |
-
2021
- 2021-11-30 CN CN202111450160.2A patent/CN116203292A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117008070A (zh) * | 2023-10-07 | 2023-11-07 | 成都世源频控技术股份有限公司 | 一种具备漏电检测功能的雷达模拟器 |
CN117008070B (zh) * | 2023-10-07 | 2023-12-19 | 成都世源频控技术股份有限公司 | 一种具备漏电检测功能的雷达模拟器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101821642B (zh) | 仿真传统测试系统的行为 | |
CN102520332B (zh) | 晶圆测试装置及方法 | |
KR20040067875A (ko) | 반도체 테스팅 방법 및 장치 | |
CN101561467B (zh) | 实时阻抗测量系统与方法 | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
CN105740122A (zh) | 一种手机内存泄漏的监测方法及监测系统 | |
US20090063085A1 (en) | Pmu testing via a pe stage | |
CN116203292A (zh) | 一种测试方法、设备及机台 | |
CN102435928B (zh) | 晶圆测试装置及对应的晶圆测试方法 | |
CN115201529A (zh) | 一种新的并行半导体参数测试系统 | |
CN102866320B (zh) | 线缆检测方法 | |
CN209000871U (zh) | 一种晶圆测试系统 | |
RU2430406C2 (ru) | Автоматизированная система диагностирования цифровых устройств | |
CN106990343B (zh) | 电子元器件的测试方法及系统 | |
US20150293828A1 (en) | Testing apparatus, testing system and testing method thereof | |
CN116008787A (zh) | 待测器件dut异常识别方法、装置及设备 | |
CN211669544U (zh) | 测试系统 | |
CN109116835A (zh) | 一种船用功能插件测试方法及装置 | |
US20060132156A1 (en) | Device and method for testing electronic components | |
CN104730448A (zh) | 自动测试设备资源配置方法与自动测试通道配置装置 | |
CN103592613B (zh) | 测试校正仪、测试系统及测试方法 | |
CN208780782U (zh) | 一种芯片多工位测试系统 | |
WO2014139048A1 (en) | Ate digital channel for rf frequency/power measurement | |
CN202649393U (zh) | 晶圆测试装置 | |
CN106597062A (zh) | 集成电路器件电源上电过程中的电流测试系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |