TWI397140B - 對薄膜電晶體陣列使用電偏壓之陣列測試方法 - Google Patents

對薄膜電晶體陣列使用電偏壓之陣列測試方法 Download PDF

Info

Publication number
TWI397140B
TWI397140B TW096126130A TW96126130A TWI397140B TW I397140 B TWI397140 B TW I397140B TW 096126130 A TW096126130 A TW 096126130A TW 96126130 A TW96126130 A TW 96126130A TW I397140 B TWI397140 B TW I397140B
Authority
TW
Taiwan
Prior art keywords
tft
bias
panel
array
voltage
Prior art date
Application number
TW096126130A
Other languages
English (en)
Other versions
TW200814219A (en
Inventor
Myungchul Jun
Original Assignee
Photon Dynamics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photon Dynamics Inc filed Critical Photon Dynamics Inc
Publication of TW200814219A publication Critical patent/TW200814219A/zh
Application granted granted Critical
Publication of TWI397140B publication Critical patent/TWI397140B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

對薄膜電晶體陣列使用電偏壓之陣列測試方法
本發明是關於測試薄膜電晶體(TFT)陣列的方法，且特別是關於測試此等陣列的功能性和可靠性的方法。
對於較好的影像品質而言，用於多種應用(例如電視)的薄膜電晶體液晶顯示器(TFT－LCD)需要較明亮的背光。第1圖是一TFT－LCD模組組合的橫截面圖。堆疊包括一偏光板層14和光學膜12，接著是液晶層16在其上被形成的TFT面板10，然後是背光20。濾色器22和偏光板14被置於液晶層16上。在操作期間較明亮的背光增加了TFT－LCD的溫度，從而導致TFT－LCD漏電流(off current)Ioff 的增加。對於好的TFT而言，Ioff 的變化與溫度的函數關係相對較小，且不影響TFT－LCD的影像品質。然而，在有缺陷的TFT情形下，漏電流隨著溫度的變化足夠大到在操作期間損害該TFT－LCD影像品質。
第2圖是一典型的非晶矽(a－Si)TFT的橫截面圖，該等TFT典型地是N通道增強型場效應電晶體。金屬閘40首先在玻璃板上被形成圖案，接著是一閘極絕緣層介電材料42(例如氮化矽(SiN))以及非晶矽半導體(a－Si)44和n＋a－Si 46的電漿增強的化學氣相沉積(CVD)。源極金屬層48和汲極金屬層50接著被形成圖案。接下來，一保護層52被沉積在整個結構上。該n＋a－Si層46作為對電子的低電阻歐姆接觸，以最大化開電流(ON current)。其也阻止將電洞注入內部層以最小化在關狀態下的漏電流。
在平板顯示器中的TFT作用為開關。如果閘電壓超過臨界電壓，且一電壓被施加橫跨該源極和汲極端，則電流從該源極流向汲極。閘層40和a－Si層44作為一電容器的平行板，介電SiN層42被沉積在該等平行板之間。
非晶矽不是非常穩定且當被暴露給強照明或注入電荷載子時其特性可被修改。隨著時間過去，在該a－Si層44和SiN介電層42之間的介面在TFT的正常操作期間可累積電荷，從而使得該a－SiTFT的臨界值隨著時間過去而移動。在正常的操作情形下，在開期間的臨界電壓移動具有與在關期間發生的移動相反的極性。此外，該等移動彼此部分抵消。此外，只要該TFT驅動可以克服此移動或變化，則不會危及操作。
第4A圖是一理想的非晶半導體之能帶圖。對於非晶半導體而言，由導電帶和價電帶之間的間隙分開的內部局部狀態被建立在接近能帶邊緣的地方。然而，在非晶材料內的雜質(例如缺陷或懸鍵)位於具有局部缺陷狀態的能帶間隙中，如第4B圖所示。由於在局部狀態之間的熱輔助隧道效果，該等局部缺陷狀態導致電荷在非零溫度時移動。因此，不同於正常的半導體，在非晶半導體(例如a－Si)中的活化能與移動間隙相關，而不是與能量間隙相關。
一TFT的源極至汲極電流ISD 藉由以下運算式與狀態密度相關：
其中A是一常數，EC 是導電能量，EF 是費米能量，Ψ s 是狀態密度，q是電荷，k是波爾茲曼常數，T是凱氏溫度。第5圖是第3圖顯示的金屬絕緣層半導體(MIS)結構的能帶圖。
在沒有電壓被施加且在室溫情形下，該TFT之源極至汲極電流ISD (IOFF )具有很小但非零的值。當溫度增加時，ISD 上升，如第6圖所示。在一些TFT－LCD面板應用(例如電視)中，其中TFT被照明且從而被背光加熱，電流Ioff 通常保持非常低。
在一TFT處理期間，a－Si透過矽烷的電漿增強的化學氣相沉積(PECVD)或類似材料及方法被沉積。當矽－矽鍵被破壞時，從而產生的a－Si膜被留下懸鍵。該等懸鍵是非晶半導體層內的缺陷，且貢獻該能帶間隙內的一非零狀態密度，從而導致電荷移動(漏電流)。為了最小化由於懸鍵產生的狀態密度，a－Si被氫化。典型地，對於TFT而言，a－Si：H膜包含近似10%至20%的氫。
然而，在處理期間，該Si：H鍵可能會被無意中破壞。例如，在離子轟擊該a－Si：H膜期間，高能量的離子可能破壞該Si：H鍵，留下懸鍵導致狀態密度增加和較高的Ioff 。在處理期間高能量離子的產生可能是由於較差或不正確的處理參數導致的，且可能導致整體板(面板)影響而不是單一、獨立的TFT缺陷。換句話說，一面板的整體區域而不是一單一的隔離TFT可能具有差品質的a－Si：H膜。
一良好的TFT具有在a－Si：H和SiNx膜之能帶間隙中的較低狀態密度，反之，一缺陷TFT具有在a－Si：H和SiNx膜之能帶間隙中的較高狀態密度。當溫度增加時，在能帶間隙中捕獲到的電荷傳送至導電帶且產生TFT漏電流。因此，一缺陷TFT在較高溫度時具有較高的Ioff (見第6圖所示)。
在對TFT－LCD電視引入高度照明背光之前，上述的缺陷不會產生不合格的像素，且由於開啟及關閉TFT產生的臨界電壓移動彼此抵消。最近，TFT－LCD面板製造商已注意到在模組組合上強大的(且從而加熱的)背光產生此等缺陷且不利地影響生產。此類缺陷無法被修補，但在製造過程中足夠早的偵測到該等缺陷是重要的，以使得回饋且校正製造操作參數以最小化損失。
偵測這些缺陷的一已知方法利用Ioff 對溫度的依賴。當熱量被施加到已被組合進一模組的一TFT－LCD板或面板時，漏電流可被測量出。然而，實際上，此方法難於在TFT－LCD製造商需要的高通量率時實現。取樣是一種可接受的技術，且在目前，在陣列被製造之後且在很多組合步驟被完成之後，製造商測試完全被組合的模組。與加熱全面板及測量Ioff 相關的主要缺點是：(a)加熱該等面板所需的時間，(b)容納大尺寸面板(可能是兩米長及兩米寬)所需的設備複雜度。
繼續需要存在一種方法和設備，在LCD板的陣列測試期間偵測此類TFT缺陷，且在板被劃分為面板且組合進模組的處理步驟之前是好的。
一種偵測一薄膜電晶體(TFT)－液晶顯示器(LCD)面板中TFT缺陷的方法部分包括施加一偏壓至設置在該面板上的TFT；以及偵測TFT之電特性的變化。TFT之電特性的變化可利用一電壓影像光學系統或一電子束被偵測到。
在一些實施例中，當偏壓被施加時面板溫度被改變。當該偏壓被施加時該面板可被加熱或冷卻。在一些實施例中，電特性的變化可橫跨TFT陣列被偵測到。
缺陷偵測可被用於TFT製造級以在組合進模組之前檢查有缺陷的板。缺陷偵測可以在製程的較早階段被執行，從而減少總成本。
圖式簡單說明
第1圖是在先前技術中已知的一平板顯示器(FPD)組合的橫截面圖。
第2圖是在先前技術中已知的一非晶矽(a－Si)薄膜電晶體(TFT)的橫截面圖。
第3圖顯示在先前技術中已知的第2圖之TFT中之導電通道和電流的形成。
第4A圖是在先前技術中已知的一理想非晶半導體的能帶圖。
第4B圖是在先前技術中已知的一典型非晶半導體的能帶圖。
第5圖是在先前技術中已知的一金屬絕緣層半導體(MIS)的能帶圖。
第6圖顯示在先前技術中已知的以溫度之倒數為函數的TFT之汲極至源極電流的數個描繪。
第7A圖是在施加一電偏壓之前一MIS裝置的能帶圖。
第7B圖是在施加電偏壓之後引起電荷在能帶間隙中被捕獲的第7A圖之MIS裝置的能帶圖。
第7C圖是在施加電偏壓之後引起狀態在能帶間隙中被產生的第7A圖之MIS裝置的能帶圖。
第8圖顯示TFT臨界電壓移動與偏壓時間和偏壓電壓的依附關係。
第9圖顯示在施加一偏壓之前和之後，對於一良好TFT和一缺陷TFT而言與閘極至源極電壓成函數的汲極至源極電流的各種描繪。
第10圖是依據本發明之一實施例，用於偵測與TFT中a－Si：H層相關之缺陷的步驟流程圖。
 較佳實施例之詳細說明
依據本發明，為了偵測一TFT面板中的缺陷，一電偏壓被施加到該TFT面板一段已知的時期。所施加的電偏壓導致在SiNx膜中捕獲(trap)電荷及/或在a－Si：H膜中產生狀態，從而上升TFT臨界電壓移動。臨界電壓的移動導致TFT IOFF 電流的變化。臨界電壓移動量(△VT )視以下各項而定：所施加的偏壓電壓、偏壓持續時間以及在膜中的初始狀態密度。
第7A圖是在施加一電偏壓之前一MIS裝置的能帶圖。第7B圖是在施加一電偏壓之後引起電荷在能帶間隙中被捕獲的第7A圖之MIS裝置的能帶圖。第7C圖是在施加一電偏壓之後引起狀態在能帶間隙中被產生的第7A圖之MIS裝置的能帶圖。
第8圖顯示TFT臨界電壓移動與偏壓時間和偏壓電壓的依附關係。如從第8圖所示，偏壓時間越長或偏壓電壓VGB 越大，則臨界電壓移動量△VT 越大。
第9圖的描繪100顯示在施加一偏壓之前，對於一良好TFT和一缺陷TFT而言，與閘極至源極電壓成一函數的汲極至源極電流。第9圖的描繪102顯示在施加一偏壓之後，對於一良好TFT而言，與閘極至源極電壓成一函數的汲極至源極電流。第9圖的描繪104顯示在施加一偏壓之後，對於一缺陷TFT而言，與閘極至源極電壓成一函數的汲極至源極電流。如第9圖所示，對於每一閘極至源極電壓而言，對於一缺陷TFT而言，由臨界電壓移動引起的電流移動大於一良好TFT的電流移動。
因此，依據本發明，為了偵測與TFT中a－Si：H層相關的缺陷，一電偏壓被施加一段充分的時間以增加缺陷的狀態密度。缺陷之狀態密度的增加引起該裝置之臨界電壓和Ioff 的對應移動。具有移動臨界電壓之被壓的板或面板接著可利用標準TFT陣列測試器被電測試，該等測試器例如由位於5970 Optical Court,San Jose,CA 95138的Photon Dynamics,Inc.製造的Array Checker，使用一種電壓影像光學系統(VIOS)技術。其他電陣列測試器(例如那些使用電子束技術的)或測量臨界電壓移動的任何其他裝置也可被使用。
第10圖是依據本發明之一實施例，用於偵測與TFT中a－Si：H層相關之缺陷的步驟流程圖。電(電壓)偏壓被施加到待測板202。該偏壓的電壓位準和持續時間由使用者選擇。該電偏壓測試施加在204結束。該偏壓使得缺陷板移動臨界電壓移動。接下來，利用一測試器(例如由Photon Dynamics,Inc.製造的Array Checker)的像素電測試被執行以測量電壓變化。缺陷臨界在施加該偏壓測試之前或之後被設定208。該偏壓使得缺陷板移動可由VIOS偵測的臨界電壓移動。在接著缺陷擷取210之後，根據缺陷度決定板的價值212。
在一些實施例中，使用者可調整的偏壓電壓可以是＋/－50伏特，且使用者可調整的偏壓時間可以在1000至2000秒之間變化。偏壓可被施加在製造流程中的一樣本板上或每個板上。
在一些實施例中，如果伴隨著板中的一溫度變化，則偏壓時間可被減少。如此而言，隨著電壓偏壓的施加，待測板可被同時加熱或冷卻。另外，待測板可以在施加電壓偏壓之前或之後被加熱或冷卻。
只要a－Si：H膜的溫度保持在低於近似(例如250至350℃)的a－Si：H沉積溫度時，TFT(良好的或有缺陷的)不再被損壞。提高TFT溫度至(例如)50℃連同偏壓測試可足以顯示缺陷。
藉由施加熱量被偏壓的TFT在熱源移除之後鬆弛回其等正常(良好或缺陷)情形。因此，當電壓測試在進行中時可能需要加熱。如果電壓測試方法依賴溫度的話，此安排可能有一缺點。
藉由施加偏壓電壓被偏壓的TFT在偏壓電壓移除之後鬆弛回其等正常(良好或缺陷)情形。典型的鬆弛時間可以是數個小時，且通常小於一天。因此，一偏壓電壓可從陣列測試器機器的不同位置被施加到一板。該板隨後被放入該陣列測試器中，用於測試一段較短的時期(少於幾小時)。這有助於保持高度利用該陣列測試器。
本發明的上述實施例是說明性的且沒有限制。各種選擇和等效是可能的。在考慮本揭露的情形下其他加、減或修改都是明顯的，且落入在附加之申請專利範圍內。
202~212．．．步驟
第1圖是在先前技術中已知的一平板顯示器(FPD)組合的橫截面圖。
第2圖是在先前技術中已知的一非晶矽(a－Si)薄膜電晶體(TFT)的橫截面圖。
第3圖顯示在先前技術中已知的第2圖之TFT中之導電通道和電流的形成。
第4A圖是在先前技術中已知的一理想非晶半導體的能帶圖。
第4B圖是在先前技術中已知的一典型非晶半導體的能帶圖。
第5圖是在先前技術中已知的一金屬絕緣層半導體(MIS)的能帶圖。
第6圖顯示在先前技術中已知的以溫度之倒數為函數的TFT之汲極至源極電流的數個描繪。
第7A圖是在施加一電偏壓之前一MIS裝置的能帶圖。
第7B圖是在施加電偏壓之後引起電荷在能帶間隙中被捕獲的第7A圖之MIS裝置的能帶圖。
第7C圖是在施加電偏壓之後引起狀態在能帶間隙中被產生的第7A圖之MIS裝置的能帶圖。
第8圖顯示TFT臨界電壓移動與偏壓時間和偏壓電壓的依附關係。
第9圖顯示在施加一偏壓之前和之後，對於一良好TFT和一缺陷TFT而言與閘極至源極電壓成函數的汲極至源極電流的各種描繪。
第10圖是依據本發明之一實施例，用於偵測與TFT中a－Si：H層相關之缺陷的步驟流程圖。
202~212．．．步驟

Claims (10)

  1. 一種用於偵測一薄膜電晶體(TFT)－液晶顯示器(LCD)面板中TFT缺陷的方法，該方法包含以下步驟：施加一偏壓到設於該面板上的該等TFT；停止該偏壓；以及偵測該等TFT之電特性的變化。
  2. 如申請專利範圍第1項所述之方法，其中該等電特性的該等變化利用一電壓影像光學系統被偵測到。
  3. 如申請專利範圍第1項所述之方法，其中該等電特性的該等變化利用一電子束被偵測到。
  4. 如申請專利範圍第1項所述之方法，進一步包含以下步驟：當施加該偏壓時改變該面板的一溫度。
  5. 如申請專利範圍第4項所述之方法，進一步包含以下步驟：當施加該偏壓時加熱該面板。
  6. 如申請專利範圍第4項所述之方法，進一步包含以下步驟：當施加該偏壓時冷卻該面板。
  7. 如申請專利範圍第1項所述之方法，進一步包含以下步驟：當偵測該等TFT之該等電特性的變化時，改變該面板的一溫度。
  8. 如申請專利範圍第7項所述之方法，進一步包含以下步驟：當偵測該等TFT之該等電特性的變化時，加熱該面板。
  9. 如申請專利範圍第7項所述之方法，進一步包含以下步驟：當偵測該等TFT之該等電特性的變化時，冷卻該面板。
  10. 如申請專利範圍第1項所述之方法，其中該等TFT被置於一陣列中，該方法進一步包含以下步驟：偵測該TFT陣列之該等電特性的變化。
TW096126130A 2006-07-31 2007-07-18 對薄膜電晶體陣列使用電偏壓之陣列測試方法 TWI397140B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/461,381 US7327158B1 (en) 2006-07-31 2006-07-31 Array testing method using electric bias stress for TFT array

Publications (2)

Publication Number Publication Date
TW200814219A TW200814219A (en) 2008-03-16
TWI397140B true TWI397140B (zh) 2013-05-21

Family

ID=38985518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126130A TWI397140B (zh) 2006-07-31 2007-07-18 對薄膜電晶體陣列使用電偏壓之陣列測試方法

Country Status (5)

Country Link
US (1) US7327158B1 (zh)
KR (1) KR101428115B1 (zh)
CN (1) CN101495877A (zh)
TW (1) TWI397140B (zh)
WO (1) WO2008016767A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602199B2 (en) * 2006-05-31 2009-10-13 Applied Materials, Inc. Mini-prober for TFT-LCD testing
US7786742B2 (en) * 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
US8677722B2 (en) * 2006-08-23 2014-03-25 Illinois Tool Works Inc. Hot melt adhesive systems for zipper assemblies on large bag constructions of various substrates
US8664596B2 (en) * 2009-06-23 2014-03-04 Hermes Microvision, Inc. Method for characterizing identified defects during charged particle beam inspection and application thereof
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
CN104795339B (zh) * 2015-03-09 2017-10-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板的检测装置及检测方法
CN106546638B (zh) * 2015-09-23 2019-02-26 中国科学院宁波材料技术与工程研究所 能带缺陷密度分布的测试方法
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421207A (en) * 2002-08-19 2004-10-16 Photon Dynamics Inc Integrated visual imaging and electronic sensing inspection systems
CN1620603A (zh) * 2002-01-23 2005-05-25 马雷纳系统有限公司 采用红外热成像法进行缺陷检测和分析
TW200622989A (en) * 2004-12-24 2006-07-01 Quanta Display Inc Display device and display panel, pixel circuitry and compensating mechanism thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504438A (en) * 1991-09-10 1996-04-02 Photon Dynamics, Inc. Testing method for imaging defects in a liquid crystal display substrate
US6020753A (en) * 1993-05-13 2000-02-01 Mitsubishi Denki Kabushiki Kaisha TFT and reliability evaluation method thereof
US5982190A (en) * 1998-02-04 1999-11-09 Toro-Lira; Guillermo L. Method to determine pixel condition on flat panel displays using an electron beam
JP3468755B2 (ja) * 2001-03-05 2003-11-17 石川島播磨重工業株式会社 液晶駆動基板の検査装置
US7053645B2 (en) * 2003-06-06 2006-05-30 Yieldboost Tech, Inc. System and method for detecting defects in a thin-film-transistor array
KR100987890B1 (ko) * 2003-11-13 2010-10-13 엘지디스플레이 주식회사 액정표시소자의 검사장치 및 그 검사방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620603A (zh) * 2002-01-23 2005-05-25 马雷纳系统有限公司 采用红外热成像法进行缺陷检测和分析
TW200421207A (en) * 2002-08-19 2004-10-16 Photon Dynamics Inc Integrated visual imaging and electronic sensing inspection systems
TW200622989A (en) * 2004-12-24 2006-07-01 Quanta Display Inc Display device and display panel, pixel circuitry and compensating mechanism thereof

Also Published As

Publication number Publication date
US20080024157A1 (en) 2008-01-31
CN101495877A (zh) 2009-07-29
WO2008016767A3 (en) 2009-04-09
KR101428115B1 (ko) 2014-08-07
TW200814219A (en) 2008-03-16
WO2008016767A2 (en) 2008-02-07
US7327158B1 (en) 2008-02-05
KR20090042247A (ko) 2009-04-29

Similar Documents

Publication Publication Date Title
TWI397140B (zh) 對薄膜電晶體陣列使用電偏壓之陣列測試方法
TW487820B (en) Liquid crystal display device and inspection method of the same
Powell The physics of amorphous-silicon thin-film transistors
JP3921248B2 (ja) トレンチトランジスタの試験方法
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
US20140159759A1 (en) Wiring fault detection method, wiring fault detection apparatus, and method for manufacturing semiconductor substrate
US8823385B2 (en) Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers
TWI476393B (zh) Quality evaluation method of target assembly used for forming thin film for semiconductor layer of thin film transistor
WO2019085101A1 (zh) 电气特性测试方法
CA2507536A1 (en) Accelerated stress testing of pixel circuits for amoled displays
JP2016045042A (ja) 半導体トランジスタのテスト方法
JP5014953B2 (ja) 半導体素子解析方法
Baeck et al. 21‐3: Reliability of Coplanar Oxide TFTs: Analysis and Improvement
JP5116261B2 (ja) 強誘電体の検査装置
Lemmi et al. The leakage currents of amorphous silicon thin-film transistors: Injection currents, back channel currents and stress effects
JP2009115459A (ja) 半導体素子解析装置
Kim et al. Reliability characterizations of display driver IC on high-k/metal-gate technology
KR101328825B1 (ko) 액정표시장치의 박막트랜지스터 어레이 기판 검사방법
JP4128498B2 (ja) 半導体評価装置
Meng et al. 48.1: Inline Low Temperature Polycrystalline Silicon Roughness and Grain Size Metrology Enabled by Electron Beam Review for a Better Process Control of Excimer Laser Annealing
JP5239295B2 (ja) ゲート絶縁膜の評価方法、薄膜トランジスタ基板の評価方法及び薄膜トランジスタ基板の製造方法
JPH0755719A (ja) 液晶画像表示装置の検査機、検査方法、及び製造方法
Yu Amorphous In-Ga-Zn-O Thin-Film Transistors for Next Generation Ultra-High Definition Active-Matrix Liquid Crystal Displays.
Lee et al. TEM and chemical preferential etching analysis of protected FET leakage failure
Yang et al. P‐6.3: A novel mode of device failure due to the photosensitive properties of silicon oxide defects