JP2015023091A - 半導体素子の評価方法及び半導体素子の評価装置 - Google Patents

半導体素子の評価方法及び半導体素子の評価装置 Download PDF

Info

Publication number
JP2015023091A
JP2015023091A JP2013148738A JP2013148738A JP2015023091A JP 2015023091 A JP2015023091 A JP 2015023091A JP 2013148738 A JP2013148738 A JP 2013148738A JP 2013148738 A JP2013148738 A JP 2013148738A JP 2015023091 A JP2015023091 A JP 2015023091A
Authority
JP
Japan
Prior art keywords
voltage
light emission
semiconductor element
evaluated
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013148738A
Other languages
English (en)
Other versions
JP5971208B2 (ja
Inventor
大槻 剛
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013148738A priority Critical patent/JP5971208B2/ja
Publication of JP2015023091A publication Critical patent/JP2015023091A/ja
Application granted granted Critical
Publication of JP5971208B2 publication Critical patent/JP5971208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 発光を得るために被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することなく、不良箇所を特定することができる半導体素子の評価方法を提供することを目的とする。
【解決手段】 半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価方法であって、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視する工程と、所定の強度の発光が確認された時点で、前記電圧の上昇を停止する工程と、該上昇を停止した時の電圧を保持しながら前記被評価素子の発光部の撮影を行う工程と、前記発光部の場所を特定することで、半導体素子の不良箇所を特定する工程とを有することを特徴とする半導体素子の評価方法。
【選択図】 図1

Description

本発明は、半導体素子の評価方法及び半導体素子の評価装置に関し、特に半導体基板上に作製された各種デバイスの不良箇所を特定するための評価方法及び評価装置に関するものである。
半導体基板上に形成される各種デバイスが動作不良を起こす場合、この原因解明の方法のひとつとして、不良箇所を特定し、その不良箇所がどのような状態であるかを解析することがよく行われる。
このような解析において、何らかの方法で不良箇所を特定することができれば、収束イオンビーム(FIB:Focused Ion Beam)による微細加工技術と、高解像度の走査電子顕微鏡(SEM)、透過電子顕微鏡(TEM)技術、及び、エネルギ分散型X線分光(EDX)のような不純物解析技術を用いることで不良箇所を直接観察することができ、不良原因の究明を行うことが可能になる。
一連の技術について各種検討がなされているが、その中でも、不良箇所特定が一番の問題である。
不良箇所を特定する方法としては、デバイスを動作させるか、電圧を印加して回路に電流を流した状態で、回路領域上に塗布した液晶の配向性を利用するものや、発熱をIRカメラで特定する方法(特許文献1)や、不良箇所からの発光をカメラで検出する方法(特許文献2)などが知られているが、最も一般的な方法としては、不良箇所からの発光を検出する方法である。
特開2009−288090号公報 特開2003−133382号公報
しかしながら、不良箇所からの発光を検出する方法において、非常に低い電圧で発光を得ることができれば問題は生じないが、一般に発光量は非常に小さく、また回路表面には保護膜などが存在することが多い。
従って、発光を検出するためには、検出するカメラの感度を向上させるか、発光量を大きくすることが原理的には考えられる。
このうちで、カメラの感度向上は理想ではあるが、実際には各種感度のカメラをそろえることは不可能であり、また、カメラの感度を向上させたとしても、外乱とのSN比の問題等がある。
上記を考慮し、発光量を大きくする方法、すなわち印加電圧を大きくして発光が観察されるようになるまで徐々に印加電圧を大きくする方法を選択することが好ましい。
しかしながら、発明者が検討した結果、この方法では印加電圧を大きくしすぎてデバイスをさらに熱破壊するという問題があることを見出した。
本発明は、上記問題点に鑑みてなされたものであって、発光を得るために被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することなく、不良箇所を特定することができる半導体素子の評価方法及び評価装置を提供することを目的とする。
上記目的を達成するために、本発明は、半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価方法であって、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視する工程と、所定の強度の発光が確認された時点で、前記電圧の上昇を停止する工程と、該上昇を停止した時の電圧を保持しながら前記被評価素子の発光部の撮影を行う工程と、前記発光部の場所を特定することで、半導体素子の不良箇所を特定する工程とを有することを特徴とする半導体素子の評価方法を提供する。
このように、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の強度の発光が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができる。
ここで、前記発光状態の監視を撮像装置で行い、前記被評価素子への電圧の印加を、電圧印加装置によって行い、前記電圧の上昇、前記電圧の上昇の停止、及び、前記電圧の保持を、制御装置が撮像装置の出力信号に基づいて、前記電圧印加装置を制御することによって行うことができる。
このようにすることで、確実にデバイスの破壊を防ぐことができる。
また、前記発光状態を監視する工程は、前記電圧が所定の電圧値だけ増加したときに前記撮像装置によって前記被評価素子を撮像する段階を含むことが望ましい。
このように、電圧が所定の電圧値だけ増加したときに撮像装置によって被評価素子を撮像することで、より確実にデバイスの破壊を防ぐことができる。
さらに、前記発光部の撮影を前記撮像装置で行うことができる。
このように、発光状態を監視する撮像装置で発光部の撮影を行うことで、効率的に不良箇所を特定することができる。
また、上記目的を達成するために、本発明は、半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価装置であって、被評価素子に電圧を印加する電圧印加装置と、前記被評価素子の発光状態を監視する撮像装置と、前記撮像装置からの信号に基づいて、前記電圧印加装置を制御する制御装置とを有し、前記制御装置は、前記被評価素子に印加する電圧を増加させるように前記電圧印加装置を制御し、前記撮像装置が所定の強度の発光を検知したときに、前記電圧の上昇を停止させ、該停止した電圧を保持するように前記電圧印加装置を制御することを特徴とする半導体素子の評価装置を提供する。
このように、評価装置が、発光状態の監視を行う撮像装置の出力信号に基づいて、電圧の上昇、電圧の上昇の停止、及び、電圧の保持を制御する制御装置を有することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができる装置となる。
ここで、前記制御装置は、前記電圧が所定の電圧値だけ増加したときに前記半導体素子を撮像するように、前記電圧印加装置及び前記撮像装置を制御することが好ましい。
制御装置が、上記のように電圧印加装置及び撮像装置を制御することで、確実にデバイスの破壊を防ぐことができる。
さらに、前記撮像装置が前記発光部の撮影を行うことが好ましい。
このように、撮像装置が発光部の撮影を行うことで、評価装置の構成を簡素にすることができる。
以上のように、本発明によれば、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の強度の発光が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことが可能になる。
本発明の半導体素子の評価方法を示すフローである。 本発明の半導体素子の評価装置を示す図である。 実施例の電圧印加時のIVカーブ及び発光状態を示す図である。 比較例の電圧印加時のIVカーブ及び発光状態を示す図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、不良箇所からの発光を検出する方法において、発光を検知するカメラの感度を向上させるよりも、印加電圧を大きくして発光が観察されるようになるまで徐々に印加電圧を大きくするほうが好ましいが、この方法では印加電圧を大きくしすぎてデバイスをさらに熱破壊するという問題があった。破壊されてしまうと、そもそもの不良箇所の分析に支障をきたしてしまう。
そこで、発明者は、発光を得るために被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することなく、不良箇所を特定することができる半導体素子の評価方法について鋭意検討を重ねた。
その結果、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の発光量が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができることを見出し、本発明をなすに至った。
以下、図1及び図2を参照しながら、本発明の半導体素子の評価方法及び評価装置を説明する。
まず、図2を参照しながら、本発明の半導体素子の評価装置を説明する。
図2に示すように、本発明の半導体素子の評価装置10は、被評価素子1を載せる載置台6と、被評価素子1にプローブ針5を介して電圧を印加する電圧印加装置4と、被評価素子1の発光状態を監視するとともに、被評価素子1の発光部を撮影する撮像装置2と、電圧印加装置4及び撮像装置2を制御する制御装置3を有している。
電圧印加装置4は例えばテスタであり、撮像装置2は例えばカメラである。
制御装置3は、被評価素子1に印加する電圧を徐々に上昇させるように電圧印加装置4を制御し、撮像装置2が所定の強度の発光を検知したときに、電圧の上昇を停止させ、この停止した電圧を保持するように電圧印加装置4を制御する。
また、制御装置3は、被評価素子1に印加する電圧をステップ状に増加させるように電圧印加装置4を制御することができ、印加電圧が増加するたびに被評価素子1を撮像するように撮像装置2を制御することができる。
さらに、制御装置3は、撮像装置2からの映像信号に基づいて、撮像された領域の中で一番発光量(輝度)の高い箇所の輝度を数値化し、一番発光量の高い箇所の輝度が予め決められた輝度の閾値に到達するまで、電圧をステップ状に昇圧するように電圧印加装置4を制御することができる。
上記のような構成により、評価装置10は不良箇所の発光による特定を自動化することができる。
次に、上記のような評価装置を用いた本発明の評価方法を説明する。
まず、被評価素子に印加する電圧を徐々に上昇させながら、発光状態を監視する(図1のステップS11参照)。
具体的には、評価装置10の載置台6上に載せた被評価素子1の所定のパッドにプローブ針5を当てて、電圧印加装置(例えば、テスタ)4から被評価素子1に電圧を印加する。印加する電圧はステップ状に上昇し、電圧が上昇するたびに発光を撮像装置(例えば、カメラ)2によって撮像する。
撮像するたびに、撮像装置2からの映像信号に基づいて、撮像された領域の中で一番発光量(輝度)の高い箇所の輝度が数値化され、一番発光量の高い箇所の輝度が予め決定した輝度の閾値に到達するまで、電圧をステップ状に昇圧するように電圧印加装置4は制御装置3によって制御される。
次に、所定の強度の発光が確認された時点で電圧の上昇を停止する(図1のステップS12参照)。
具体的には、一番発光量の高い箇所の輝度が閾値に到達したら、印加電圧の昇圧を停止するように電圧印加装置4は制御装置3によって制御される。
次に、上昇を停止した時の電圧を保持しながら、被評価素子の発光部を撮影する(図1のステップS13参照)。
具体的には、一番発光量の高い箇所の輝度が閾値に到達したときの電圧を保持するように電圧印加装置4は制御装置3によって制御され、その状態で被評価素子1からの発光状態を示す画像を取得するように撮像装置2は制御装置3によって制御され、画像の取得が完了した時点で電圧印加を停止させるように電圧印加装置4は制御装置3によって制御される。
次に、発光部の場所を特定することで、半導体素子の不良箇所を特定する(図1のステップS14参照)。
具体的には、撮像装置2で取得した被評価素子1からの発光状態を示す画像から発光部の場所を特定し、半導体素子の不良箇所を特定する。
また、上述した一連の動作を自動化することが好ましく、これにより作業ばらつきのない安定した不良箇所の特定が可能になる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
試料として、ボロンをドープした抵抗率が10Ω・cmで直径200mmのp型シリコンウェーハを用いた。このウェーハに1000℃のパイロ雰囲気(高純度水蒸気雰囲気)中で300nmの厚さのゲート酸化を行い、これにリンドープのポリシリコンをデポし、その後フォトリソグラフィー工程、エッチング工程により、ポリシリコンを電極パターンに加工し、MOSキャパシタを作製した。
図2に示す評価装置10を用いて、このMOSキャパシタのポリシリコン電極に電圧を1Vステップで0Vから印加し、各ステップ毎に発光強度を観察し、閾値に達するまで、印加電圧の増加と発光強度観察を繰り返した。印加電圧の昇圧レートは、1V/secとした。
なお閾値は、0V印加のときの発光強度の値を0として発光が画面内で最初に観察されたときの発光強度の値を閾値とした。
実施例では、発光が観察された時点で電圧印加を停止したことで、図3(b)に示すような局所的な発光(右下の円で囲まれた領域)、すなわち不良箇所を特定することが可能となった。
また、実施例では、図3(a)に示すように、250Vに到達した時点で電圧印加を停止したので、流れる電流を2×10−6A以下に抑えることができ、デバイスをさらに熱破壊することを防止することができた。
(比較例)
実施例と同様にしてMOSキャパシタを作製した。
このMOSキャパシタのポリシリコン電極に電圧を1Vステップで0Vから印加し、
各ステップ毎に特に発光強度を観察することなく、また発光の閾値も特に決めずに、ある程度の発光が確認されるまで電圧を上昇させた。印加電圧の昇圧レートは、1V/secとした。
その結果、発光したときには既に図4(b)に示すように発光が素子内のかなり広い領域(円で囲まれた領域)に広がり、不良箇所を高精度で特定することができなかった。
また、比較例の方法では発光が確認された時点で不良箇所が大きく破壊されてしまい、不良原因の解析が困難になった。
比較例では、図4(a)に示すように、300Vに到達するまで電圧印加を停止しなかったので、不良箇所に1×10−4A程度の電流が流れてしまい、デバイスをさらに熱破壊することを防止することができなかった
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…被評価素子、 2…撮像装置(カメラ)、 3…制御装置、
4…電圧印加装置(テスタ)、 5…プローブ針、 6…載置台、 10…評価装置。

Claims (7)

  1. 半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価方法であって、
    被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視する工程と、
    所定の強度の発光が確認された時点で、前記電圧の上昇を停止する工程と、
    該上昇を停止した時の電圧を保持しながら前記被評価素子の発光部の撮影を行う工程と、
    前記発光部の場所を特定することで、半導体素子の不良箇所を特定する工程と
    を有することを特徴とする半導体素子の評価方法。
  2. 前記発光状態の監視を撮像装置で行い、
    前記被評価素子への電圧の印加を、電圧印加装置によって行い、
    前記電圧の上昇、前記電圧の上昇の停止、及び、前記電圧の保持を、制御装置が撮像装置の出力信号に基づいて、前記電圧印加装置を制御することによって行うことを特徴とする請求項1に記載の半導体素子の評価方法。
  3. 前記発光状態を監視する工程は、前記電圧が所定の電圧値だけ増加したときに前記撮像装置によって前記被評価素子を撮像する段階を含むことを特徴とする請求項2に記載の半導体素子の評価方法。
  4. 前記発光部の撮影を前記撮像装置で行うことを特徴とする請求項2又は請求項3に記載の半導体素子の評価方法。
  5. 半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価装置であって、
    被評価素子に電圧を印加する電圧印加装置と、
    前記被評価素子の発光状態を監視する撮像装置と、
    前記撮像装置からの信号に基づいて、前記電圧印加装置を制御する制御装置と
    を有し、
    前記制御装置は、前記被評価素子に印加する電圧を徐々に増加させるように前記電圧印加装置を制御し、前記撮像装置が所定の強度の発光を検知したときに、前記電圧の上昇を停止させ、該停止した電圧を保持するように前記電圧印加装置を制御することを特徴とする半導体素子の評価装置。
  6. 前記制御装置は、前記電圧が所定の電圧値だけ増加したときに前記半導体素子を撮像するように、前記電圧印加装置及び前記撮像装置を制御することを特徴とする請求項5に記載の半導体素子の評価装置。
  7. 前記撮像装置が前記発光部の撮影を行うことを特徴とする請求項5又は請求項6に記載の半導体素子の評価装置。
JP2013148738A 2013-07-17 2013-07-17 半導体素子の評価方法及び半導体素子の評価装置 Active JP5971208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013148738A JP5971208B2 (ja) 2013-07-17 2013-07-17 半導体素子の評価方法及び半導体素子の評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013148738A JP5971208B2 (ja) 2013-07-17 2013-07-17 半導体素子の評価方法及び半導体素子の評価装置

Publications (2)

Publication Number Publication Date
JP2015023091A true JP2015023091A (ja) 2015-02-02
JP5971208B2 JP5971208B2 (ja) 2016-08-17

Family

ID=52487314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013148738A Active JP5971208B2 (ja) 2013-07-17 2013-07-17 半導体素子の評価方法及び半導体素子の評価装置

Country Status (1)

Country Link
JP (1) JP5971208B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479345A (ja) * 1990-07-23 1992-03-12 Fujitsu Ltd 半導体装置の解析装置及びその解析方法
JPH0479343A (ja) * 1990-07-23 1992-03-12 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の解析方法および解析装置
JPH0714899A (ja) * 1993-06-23 1995-01-17 Seiko Instr Inc 半導体装置のスタンバイ電流不良の解析方法
JPH11214460A (ja) * 1998-01-22 1999-08-06 Mitsubishi Electric Corp 故障箇所検出方法
JP2003086689A (ja) * 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用cadツール及び半導体の不良解析方法
JP2003133382A (ja) * 2001-10-23 2003-05-09 Sony Corp 半導体故障解析方法及び半導体製造方法
JP2009288090A (ja) * 2008-05-29 2009-12-10 Sanyo Electric Co Ltd 半導体素子の発熱解析方法
JP2012004383A (ja) * 2010-06-17 2012-01-05 Hamamatsu Photonics Kk 半導体集積回路装置の検査方法及び半導体集積回路装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479345A (ja) * 1990-07-23 1992-03-12 Fujitsu Ltd 半導体装置の解析装置及びその解析方法
JPH0479343A (ja) * 1990-07-23 1992-03-12 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の解析方法および解析装置
JPH0714899A (ja) * 1993-06-23 1995-01-17 Seiko Instr Inc 半導体装置のスタンバイ電流不良の解析方法
JPH11214460A (ja) * 1998-01-22 1999-08-06 Mitsubishi Electric Corp 故障箇所検出方法
JP2003086689A (ja) * 2001-06-27 2003-03-20 Hitachi Ltd 半導体の不良解析用cadツール及び半導体の不良解析方法
JP2003133382A (ja) * 2001-10-23 2003-05-09 Sony Corp 半導体故障解析方法及び半導体製造方法
JP2009288090A (ja) * 2008-05-29 2009-12-10 Sanyo Electric Co Ltd 半導体素子の発熱解析方法
JP2012004383A (ja) * 2010-06-17 2012-01-05 Hamamatsu Photonics Kk 半導体集積回路装置の検査方法及び半導体集積回路装置
US20130082260A1 (en) * 2010-06-17 2013-04-04 Hamamatsu Photonics K.K. Semiconductor integrated circuit device inspection method and semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP5971208B2 (ja) 2016-08-17

Similar Documents

Publication Publication Date Title
US9734987B2 (en) Method and system for adaptively scanning a sample during electron beam inspection
Sang et al. Initial leakage current paths in the vertical-type GaN-on-GaN Schottky barrier diodes
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
US10651009B2 (en) Method for inspecting a sample using an assembly comprising a scanning electron microscope and a light microscope
JP4334927B2 (ja) 半導体レーザーダイオードチップの検査方法および検査装置
JP2007281136A (ja) 半導体基板および基板検査方法
WO2017158742A1 (ja) 欠陥検査装置
US10147174B2 (en) Substrate inspection device and method thereof
JP2013104667A (ja) 半導体装置の検査装置及び検査方法
JP2015032686A (ja) 半導体素子の評価方法及び半導体素子の評価装置
JP5971208B2 (ja) 半導体素子の評価方法及び半導体素子の評価装置
JP2009288090A (ja) 半導体素子の発熱解析方法
WO2024045551A1 (zh) 一种锁相微光显微成像方法及装置
US20170102285A1 (en) Defect inspection method
JP5016799B2 (ja) 荷電粒子ビームを用いた検査装置
JP2006047294A (ja) 半導体素子解析方法
JP2015023114A (ja) 半導体素子の評価方法
JP5987801B2 (ja) 半導体素子の評価方法
JP6572839B2 (ja) 半導体基板の評価方法
JP5267471B2 (ja) 半導体デバイスの検査方法および検査装置
JP2004347483A (ja) 電子線を用いたパターン検査装置、及び、電子線を用いたパターン検査方法
JP2012208100A (ja) 半導体素子の故障解析方法及び故障解析装置
KR101642429B1 (ko) 전자장치의 리페어 방법
JP2011086693A (ja) 半導体装置の検査システムおよび方法
JP5638819B2 (ja) 電流駆動型表示体バックプレーン用テスタおよびその方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5971208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250