JP2004045132A - 半導体集積回路の故障解析装置及び故障解析方法 - Google Patents
半導体集積回路の故障解析装置及び故障解析方法 Download PDFInfo
- Publication number
- JP2004045132A JP2004045132A JP2002201210A JP2002201210A JP2004045132A JP 2004045132 A JP2004045132 A JP 2004045132A JP 2002201210 A JP2002201210 A JP 2002201210A JP 2002201210 A JP2002201210 A JP 2002201210A JP 2004045132 A JP2004045132 A JP 2004045132A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- failure
- failure analysis
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】故障解析を行う半導体集積回路のファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタ17と、半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行い、故障箇所を特定し、その座標データを生成するエミッション解析装置23と、ファンクションテスタ17のテスト結果及びエミッション解析装置23の解析結果を受けて、故障解析を行う半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する制御・判定部14とを具備している。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、動作状態の半導体集積回路から放出されるホットエレクトロンによるエミッション像(発光像)を利用して故障箇所の判定を行う半導体集積回路の故障解析装置及び故障解析方法に関する。
【0002】
【従来の技術】
近年の超高集積度半導体集積回路(VLSI)の大規模化及び高集積化に伴い、故障箇所を判定するための技術開発と解析期間の短縮とが大きな課題となっている。
【0003】
従来、VLSIのファンクション不良解析は、シミュレータとエレクトロンビームテスタ(EBT)とを用いた故障箇所判定方法として一般に行われている。
【0004】
しかし、シミュレータとEBTとを用いた方法は、CAD(Computer Aided Design)とのリンク、故障辞書の作成と実際のシミュレーション解析、故障シミュレーション結果からのプローブポイントの絞り込みを行い、その後、実際にシミュレータとEBTとを用いて解析を行うので、多大な前準備が必要であり、故障箇所を特定するために要する期間が増加する傾向にある。
【0005】
さらに従来では、スタンバイ−EMS(Emission Micro Scope)手法が知られている。この手法は、半導体集積回路チップ等のデバイスをスタンバイ状態、あるいは安定した動作状態で保持し、故障箇所で発生するホットエレクトロンを積算することで発光像(エミッション像)を取得し、この発光像に基づいて故障箇所を判定するものである。
【0006】
しかし、この手法では、安定動作状態が保持しにくいダイナミック型製品や、貫通電流が常時流れる回路を有するアナログ混載製品では、EMS解析が不可能である。
【0007】
このため、本発明者は、良品と不良品の半導体集積回路から放出されるホットエレクトロンによる発光像を比較し、良品の発光像とは異なる位置で発光している発光点を故障箇所と判定する手法を提案した(特開2001−201545)。
【0008】
しかし、この手法では、実際に得られた発光点が真の故障箇所であるとは限らず、この発光点から前段回路を遡った種々の位置での電気信号を、期待値と比較しなければ真の故障箇所を特定することができない。
【0009】
また、ファンクションテストによる電気的特性の測定結果との一致度に応じた故障モデルを立案できなければ、真の故障箇所とは断定できず、良品と不良品とで発光点に差があったとしてもその箇所が故障箇所であると確定することはできない。
【0010】
さらに、上記した故障モデルの立案については、半導体集積回路の設計者を含めた技術者により多大な時間をかけて検証する必要がある。例えば1製品について1週間程度の期間を必要としている。
【0011】
なお、ここでいう故障モデルの立案とは、ファンクションテストのテストパターンと故障箇所との対応関係を定義つけることである。つまり、あるテストパターンを用いたファンクションテストの結果が不良である場合にどの箇所で故障が発生しているかということを、全てのテストパターンについて対応つけることである。
【0012】
【発明が解決しようとする課題】
このように、良品と不良品の発光像を比較することで故障箇所を特定する従来の手法では、真の故障箇所を特定するために要する期間が長くなるという問題がある。
【0013】
この発明は上記のような事情を考慮してなされたものであり、その目的は、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができる半導体集積回路の故障解析装置及び故障解析方法を提供することにある。
【0014】
【課題を解決するための手段】
この発明の半導体集積回路の故障解析装置は、電源電圧及びテスト信号を発生し、故障解析を行う半導体集積回路に供給してファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタと、前記電源電圧及びテスト信号を受けて動作する前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って、故障解析を行う前記半導体集積回路の故障箇所を特定し、その座標データを生成する発光像解析装置と、前記ファンクションテスタのテスト結果及び発光像解析装置の解析結果を受けて、故障解析を行う前記半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する判定装置とを具備したことを特徴とする。
【0015】
また、この発明の半導体集積回路の故障解析方法は、故障解析を行う半導体集積回路に電源電圧及びテスト信号を供給してファンクションテストを行い、前記ファンクションテスト時に、前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って前記半導体集積回路の故障箇所を特定しかつその座標データを取得し、前記ファンクションテストのテスト結果及び前記発光像による故障解析結果に基づいて、故障解析を行う前記半導体集積回路に故障が発生しているか否を判定すると共に故障が発生している際にその故障要因を判定することを特徴とする。
【0016】
【発明の実施の形態】
この発明の半導体集積回路の故障解析装置及び方法では、ファンクションテスタとエミッション解析装置を利用したIDDA(Activate Vdd Supply Current)−EMS(Emission Micro Scope)手法によって故障解析が行われ、故障箇所が特定される。IDDA−EMS手法とは、ファンクションテスタによるテスト結果がNG(ファンクションテスト不良)の場合に、故障解析を行う半導体集積回路に対し、ファンクションテスタから不良カテゴリのテストパターンを連続的に供給して半導体集積回路を動作させ、この際に半導体集積回路から放出されるホットエレクトロンによる発光をEMS解析にて抽出する手法である。
【0017】
さらにこの発明の半導体集積回路の故障解析装置及び方法では、ファンクションテスタではスキャンテスト手法を用いたテストが行われる。
【0018】
図1は、この原理を用いたこの発明の第1の実施の形態に係る故障解析装置の構成を示すブロック図である。
【0019】
ダスト検査装置11は、故障解析を行う半導体集積回路を製造する際の製造工程の途中で、半導体ウェーハの表面に付着しているダストを検査する。例えばこのダスト検査装置11は、製造ライン中のフォトマスク焼き付け工程後等、種々の工程の後に、半導体ウェーハ上のダストを例えば光学的顕微鏡などを用いて検査し、ダストが付着している位置の半導体ウェーハ上の座標を検出する。この検査結果は検査データファイル12に格納される。検査データファイル12の格納データはダスト管理部13を経由して制御・判定部14に送られる。
【0020】
上記制御・判定部14には画像表示装置15が接続されており、この制御・判定部14の処理内容が画像表示装置15で表示可能にされている。なお、制御・判定部14と画像表示装置15とは、例えばパーソナルコンピュータ16を用いて構成されていてもよい。
【0021】
ファンクションテスタ17は、故障解析を行うウェーハ状態の半導体集積回路のファンクションテストを行う。このファンクションテストはいわゆるスキャンテスト手法により行われる。スキャンテスト手法とは、故障解析を行う半導体集積回路の内部に、直列接続された複数のフリップフロップ回路を作りこんでおき、半導体集積回路上の電極パッドにプローブを接触させた状態で電源電圧及び種々のテストパターンに対応したテスト信号を半導体集積回路に供給することでテストを実行し、電気的特性が不良のノードに対応したテスト結果をこれら複数のフリップフロップ回路のうち対応するものに“H”レベルまたは“L”レベルのデータとして格納させ、全てのテスト終了後に先頭のフリップフロップ回路から全てのデータを半導体集積回路の外部に順次読み出すことにより良否判定を行うものである。
【0022】
そして、このファンクションテストの際に使用されるテストパターンは、テストパターン生成・故障箇所特定部18によって生成され、テストパターンファイル19に格納されている。また、上記テストパターンとは別に、故障解析を行う半導体集積回路を動作させるための電源電圧がファンクションテスタ17から半導体集積回路に供給される。上記テストパターンに基づくテスト信号及び電源電圧が供給されることで、故障解析を行う半導体集積回路のファンクションテストがファンクションテスタ17で実行される。ファンクションテストのテスト結果は、先に述べたように、半導体集積回路の内部に形成された複数のフリップフロップ回路に“H”レベルまたは“L”レベルのデータとして格納される。
【0023】
上記ファンクションテスタ17によるテスト結果は診断データとして読み出され、診断データファイル20に格納される。診断データファイル20に格納された診断データはテストパターン生成・故障箇所特定部18に送られる。
【0024】
上記テストパターン生成・故障箇所特定部18には、ファンクションテスタ17でテストされる半導体集積回路に応じた設計データが供給される。この設計データは設計データファイル21に格納される。テストパターン生成・故障箇所特定部18は、上記診断データに応じて半導体集積回路に故障が発生しているか否かを判断し、故障が発生していればその故障箇所に応じた不良ノードのデータを設計データに基づいて生成する。この不良ノードのデータは不良ノードファイル22に格納される。また、不良ノードファイル22に格納されたデータは制御・判定部14に送られる。さらに、設計データファイル21に格納されている設計データは制御・判定部14にも送られる。
【0025】
エミッション解析装置23は、上記ファンクションテスタ17によるテスト動作時に、故障解析を行う半導体集積回路から放出されるホットエレクトロンによる発光点を検出して発光像(エミッション像)を取得し、IDDA−EMS手法によって故障解析を行う。また、エミッション解析装置23は、故障解析を行う半導体集積回路と同一種類であって、予め良品であることが分かっている半導体集積回路に対し、故障解析を行う半導体集積回路をファンクションテスタ17を用いてテストする際に、故障解析を行う半導体集積回路に供給される電源電圧と同じ値の電源電圧及びテスト信号と同じテスト信号を供給して動作させた際に取得される発光像を予め保持している。そして、エミッション解析装置23は、故障解析を行う半導体集積回路をテストした際に取得される発光像と、上記良品の半導体集積回路に対応した発光像とを比較処理し、その比較結果に基づいて、故障解析を行う半導体集積回路の故障箇所を特定し、特定した故障箇所の座標データを生成する。エミッション解析装置23で生成された故障箇所の座標データは制御・判定部14に送られる。
【0026】
なお、半導体集積回路が1回のテスト動作の際に放出するホットエレクトロンによる発光の光量は少ないため、解析可能となるような十分な光量の発光像が得られるまで半導体集積回路を繰り返し動作させて発光量を積算するようにしてもよい。
【0027】
上記制御・判定部14は、検査データファイル12、不良ノードファイル22及びエミッション解析装置23から送られるデータに基づいて、故障解析を行う半導体集積回路に故障が発生しているか否かの判定処理を行い、故障が発生している場合にはその箇所の座標データを生成する。また、制御・判定部14の処理内容は必要に応じて画像表示装置15に送られ、ここで種々の画像が表示される。
【0028】
SEM(Scanning electron microscope)・FIB(Focus Ion Beam)部24は、故障解析を行う半導体集積回路の任意の位置にイオンビームを照射することでウェーハに溝を堀り、半導体集積回路の断面の顕微鏡写真(SEM像)を取得する。このSEM・FIB部24によってSEM像を取得する半導体集積回路上の位置はCADナビ(CADナビゲーション)25によって決定される。すなわち、CADナビ25には、制御・判定部14で故障と判定された半導体集積回路上の故障箇所に対応した座標データが送られ、SEM・FIB部24において半導体集積回路が載置されているXYテーブルの移動制御がこの座標データに応じて行われることで、半導体集積回路上の故障箇所にイオンビームの照射位置が一致するようになる。そして、SEM・FIB部24においてウェーハに溝が堀られ、断面の顕微鏡写真が取得される。
【0029】
また、上記制御・判定部14は、ダスト検査装置11、ファンクションテスタ17及びエミッション解析装置23等の動作を制御する機能も有する。
【0030】
このような構成において、制御・判定部14は、ダスト検査装置11によって得られるダスト検査結果、ファンクションテスタ17におけるテスト結果及びエミッション解析装置23の解析結果を総合して、故障解析を行う半導体集積回路に故障が発生しているか否かを判定すると共に、その故障発生の要因が設計要因(製品固有のもの)によるものなのか、あるいは製造時における欠陥なのかを判定する。製造時における欠陥はダスト付着が原因による。また、故障解析が行われた後、画像表示装置15では、故障解析が行われたものと同一種類の半導体集積回路のレイアウトパターンと共に、故障箇所に対応した座標データに基づいて、レイアウトパターン上の故障箇所に対応した位置に、故障であることを示す表示が重なった状態で画像表示がなされる。
【0031】
また、ダスト付着が原因で製造時に欠陥が発生した場合には、その結果がダスト管理部13に送られ、製造工程に対してフィードバックされる。
【0032】
図2は、図1中のファンクションテスタ17及びエミッション解析装置23の処理動作の一例を示すフローチャートである。
【0033】
まず、ステップST1で解析対象の半導体ウェーハの測定が行われる。すなわち、解析対象ウェーハが動作状態にされてホットエレクトロンによる発光が検出され、発光像が取得される。つまり、ファンクションテスタ17によって、故障解析を行うウェーハ状態の半導体集積回路に対して全てのテストモードのファンクションテストが実行され、その際に得られた発光点をマップ上の対応する位置にプロットしたウェーハマップが取得される。
【0034】
次に、ステップST2では解析対象ウェーハが測定実績のある製品であるか否かが判定される。測定実績がない製品の場合には、ステップST3においてテストプログラムの準備が行われる。
【0035】
ステップST3では、解析対象ウェーハに供給するためのテスト信号の周波数や電源電圧の値を種々に異ならせて組み合わせた数パターンのテストプログラムが用意される。
【0036】
次のステップST4では、用意された上記テストプログラムに基づいて解析対象ウェーハがテストされ、EMS条件出しを行うための詳細観察が行われる。すなわち、テスト信号の周波数、電源電圧の値及び発光点の積算時間が指定された1つのテスト条件でファンクションテストが行われ、このテストの際に発生するホットエレクトロンによる発光が検出され、発光像が取得される。
【0037】
次に、ステップST5では、予め用意された全てのテスト条件でのファンクションテストが終了したか否かが判定される。全てのテスト条件でのファンクションテストが終了していなければ、先のステップST4に戻り、新たなテスト条件でファンクションテストが行われる。一方、全てのテスト条件のファンクションテストが終了していればステップST6に進む。
【0038】
ステップST6では、擬似発光特性曲線を用いた最適条件が抽出される。
【0039】
以下、このステップST6の処理内容について説明する。故障解析を行うウェーハが、例えば図3に示すように、PチャネルのMOSトランジスタ31とNチャネルのMOSトランジスタ32とからなるCMOSインバータ回路を含んでおり、故障解析を行うウェーハではPチャネルのMOSトランジスタ31のソース・ドレイン間がショートしているような故障が発生していると仮定する。
【0040】
上記のような回路構成をそれぞれ有する良品及び不良品のウェーハに対してテスト信号を供給してそれぞれ動作させ、さらにエミッション解析装置23によってそれぞれの発光像を取得する。このとき、先に述べたように、半導体集積回路が1回に動作する際に放出されるホットエレクトロンによる発光量は少ないため、エミッション解析装置23で解析可能となるような十分な光量の発光像が得られるまで、良品及び不良品のサンプルをそれぞれ繰り返し動作させて、発光像を積算する。
【0041】
図4は、テスト時に上記両トランジスタ31、32のゲート共通接続ノードである入力端子に入力される信号INと、上記両トランジスタ31、32のドレイン共通接続ノードである出力端子から出力される信号OUTを、このCMOSインバータ回路に流れる電流IDDと共に示した波形図である。
【0042】
入力信号INが“H”レベルのときは、PチャネルのMOSトランジスタ31がオフし、NチャネルのMOSトランジスタ32がオンするので、出力信号OUTは本来ならば“L”レベルになるはずである。しかし、不良品ではPチャネルのMOSトランジスタ31のソース・ドレイン間がショートしているので、出力信号OUTは“H”レベルになる。
【0043】
一方、入力信号INが“L”レベルのときは、PチャネルのMOSトランジスタ31がオンし、NチャネルのMOSトランジスタ32がオフするので、出力信号OUTは“H”レベルになる。
【0044】
従って、NチャネルのMOSトランジスタ32がオンしている期間に流れる電流IDDは良品に比べて不良品の方が多くなり、この電流の差が発光量の差として現れる。
【0045】
しかし、PチャネルのMOSトランジスタ31及びNチャネルのMOSトランジスタ32がオンからオフあるいはオフからオンに切り替わる際にそれぞれ大きな貫通電流が流れるので、電流IDDの値は良品及び不良品共にこれら切り替わり時に大きくなる。このようにトランジスタのスイッチングに伴って流れる貫通電流により疑似発光が生じるが、この疑似発光量は良品及び不良品共に貫通電流の値が同じなのでほぼ同じ光量になる。なお、擬似発光が生じる箇所は、トランジスタのスイッチングに伴って貫通電流が流れる箇所の他に、負荷素子を介して常時電流が流れるような箇所などがある。
【0046】
このような疑似発光を低減するには、テスト時にウェーハに供給される電源電圧、テスト信号の周波数、EMS積算時間を適正化する必要がある。
【0047】
本発明者は、疑似発光に関して電源電圧とテスト信号の周波数の適正化を検討するために、種々の値の電源電圧と周波数及び積算時間における疑似発光の発生数を調べた。その結果を図5の特性図に示す。図5は縦軸にEMS積算時間(s)を、横軸に動作電圧(V)をそれぞれ取り、動作周波数が100KHzと4MHzの2種類の特性をとったものである。
【0048】
例えば、疑似発光がサンプル全体で10個以下の場合が解析可能であるという条件にすれば、図中の特性曲線よりも左側は解析可能領域であり、かつ特性曲線上の点は全て解析可能な最適条件となる。従って、解析を行うサンプルに応じてこの条件を使い分けることで、疑似発光の影響を受けないで、効率のよい解析を行うことができる。
【0049】
つまりステップST6では、図5に示すような、より良い解析を行うための最適な電源電圧の値や周波数などの条件が抽出される。
【0050】
先のステップST2において、図5に示すような条件抽出が既になされている場合、その製品は測定実績があると判断される。
【0051】
ステップST6の後、あるいはステップST2において測定実績がある製品であると判定された場合には、ステップST7においてEMS自動観察がなされる。つまり、図5の特性図中で疑似発光の影響を受けずに解析が可能な電源電圧の値、周波数及び積算時間が指定されて発光像が取得される。この発光像の取得は必要な回数だけ行われる。
【0052】
次のステップST8では、発光像の発光点の自動集計が行われて、故障箇所が特定される。すなわち、各座標位置毎に発光数がカウントされ、発光が生じている箇所に故障が発生していると特定され、発光のカウント数と共に故障箇所の座標データが生成され、制御・判定部14に送られる。
【0053】
図6は、エミッション解析装置23から送られたデータに基づき、制御・判定部14で処理された故障判定結果の一例を示している。図6において、40は故障解析が行われたウェーハ上の1個のチップのレイアウトパターンを、故障と特定された故障箇所の表示と共に示している。図中のA点では発光が10回カウントされ、B点では発光が3回カウントされ、C点及びD点ではそれぞれ発光が1回カウントされたことを示している。これら発光のカウント数の区別は、画像表示装置15の表示画面における表示色を異ならせることなどにより行われる。
【0054】
また、ファンクションテスタ17におけるテストの結果、所望の電気的特性が得られておらず故障と特定された箇所の不良ノードデータに基づき、画像表示装置15では、半導体集積回路のレイアウトパターンと共に、故障箇所に対応した不良ノードデータに基づいて、レイアウトパターン上の故障箇所に対応した位置に、故障であることを示す表示が重なった状態で画像表示を行わせることもできる。
【0055】
先に述べたように制御・判定部14は、ダスト検査装置11によって得られるダスト検査結果、ファンクションテスタ17におけるテスト結果及びエミッション解析装置23の解析結果を総合して、故障解析を行う半導体集積回路に故障が発生しているか否かを判定し、かつその故障要因を判定する。例えば、制御・判定部14は、エミッション解析装置23から送られたデータに基づき、発光点のカウント数で閾値を設定し、カウント数がこの閾値を超えた箇所の故障要因を設計要因と判定し、それ以外の故障箇所の故障要因を製造上の欠陥に基づくものと判定する。なお、上記閾値は、ダストの発生確率、設計基準の厳しい領域(クリティカルエリア)の占有率、TEG(Test Element Group)製品とD0(単位面積当たりのダストの数)との相関関係などを考慮して設定される。
【0056】
また、制御・判定部14は、故障箇所の発光点の座標とレイアウトとをリンクさせ、その前段回路まで追いかけてファンクションテスタ17におけるテスト結果を検証することで真の故障箇所を特定する。その際に故障解析を行う半導体集積回路の設計データが用いられる。特に故障要因が設計要因である場合には、真の故障箇所を容易に特定することができ、短時間で故障要因を絞り込むことができる。
【0057】
このように、第1の実施形態の故障解析装置及び故障解析方法によれば、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができ、かつ真の故障箇所を自動的に特定することができる。また、故障箇所が設計要因によるものか、そうでないかが特定できるので、故障箇所が設計要因による場合にその結果を直ちに設計にフィードバックすることができる。これによって、レイアウトの部分的修正や設計基準の見直しを図ることができる。
【0058】
また、ダストの付着による故障要因の場合には、製造工程にその旨をフィードバックするので、直ちに製造工程に故障判定結果を反映させることができる。
【0059】
さらに、SEM・FIB部24及びCADナビ25によって、半導体集積回路の故障箇所に対応した位置のウェーハに溝が堀られ、半導体集積回路の故障箇所に対応した位置のSEM像が自動的に取得されるので、その後の物理解析が容易となる。
【0060】
図7は、この発明の第2の実施の形態に係る故障解析装置の構成を示すブロック図である。
【0061】
この故障解析装置では、エミッション解析装置23とパーソナルコンピュータ16との間に、新たにナビケーションツールユニット26が追加されている。
【0062】
上記第1の実施の形態の故障解析装置において、ファンクションテスタ17ではスキャンテスト手法によるファンクションテストが行われる場合を説明した。このスキャンテスト手法によるファンクションテストを行うことによって真の故障箇所を容易に特定することができる。
【0063】
しかし、解析が行われる半導体集積回路がスキャンテスト手法によるファンクションテストに対応していない場合、ファンクションテスタ17ではスキャンテスト手法によらないファンクションテストを行わなければならない。このようなスキャンテスト手法によらないファンクションテストの結果を用いる場合、真の故障箇所の特定は容易ではない。
【0064】
そこで、この第2の実施の形態に係る故障解析装置では、ナビケーションツールユニット26を設けることで、真の故障箇所の特定を容易にしている。
【0065】
ナビケーションツールユニット26は、故障解析を行う半導体集積回路のネットデータ、すなわち回路内の全てのノードデータ(接続データ)及び座標データを有しており、ナビケーションツールユニット26から発光点の座標データを受け、この座標データに対応したノードの前段回路のノードに応じたノードデータと座標データとを発生する。そして、制御・判定部14は、検査データファイル12、不良ノードファイル22及びナビケーションツールユニット26から送られるデータに基づいて、故障解析を行う半導体集積回路に故障が発生しているか否かの判定処理を行い、故障が発生している場合にはその箇所の座標データを生成する。
【0066】
なお、この発明は上記した各実施の形態に限定されるものではなく種々の変形が可能であることはいうまでもない。例えば上記各実施の形態ではウェーハ状態で半導体集積回路の故障解析を行う場合について説明したが、これは個々のチップに分割された状態で行ってもよい。さらに上記各実施の形態では半導体集積回路が製品の場合を説明したが、これはTEGのみによって構成された半導体集積回路の故障解析にも実施できる。
【0067】
【発明の効果】
以上説明したようにこの発明によれば、半導体集積回路の真の故障箇所の特定に要する期間の短縮を図ることができ、かつ真の故障箇所を自動的に特定することができる半導体集積回路の故障解析装置及び故障解析方法を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る故障解析装置の構成を示すブロック図。
【図2】図1中のファンクションテスタ及びエミッション解析装置の処理動作の一例を示すフローチャート。
【図3】図1の故障解析装置で解析を行うウェーハに形成された回路の一例を示す回路図。
【図4】図3の回路における入出力信号とそこに流れる電流の波形を示す図。
【図5】種々の電源電圧と周波数及び積算時間における疑似発光の発生数を示す特性曲線図。
【図6】図1に示す解析装置においてエミッション解析装置で得られた発光像を処理した画像の一例を示す図。
【図7】この発明の第2の実施の形態に係る故障解析装置の構成を示すブロック図。
【符号の説明】
11…ダスト検査装置、
12…検査データファイル、
13…ダスト管理部、
14…制御・判定部、
15…画像表示装置、
16…パーソナルコンピュータ、
17…ファンクションテスタ、
18…テストパターン生成・故障箇所特定部、
19…テストパターンファイル、
20…診断データファイル、
21…設計データファイル、
22…不良ノードファイル、
23…エミッション解析装置、
24…SEM・FIB部、
25…CADナビ(CADナビゲーション)。
26…ナビケーションツールユニット。
Claims (17)
- 電源電圧及びテスト信号を発生し、故障解析を行う半導体集積回路に供給してファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定するファンクションテスタと、
前記電源電圧及びテスト信号を受けて動作する前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って、故障解析を行う前記半導体集積回路の故障箇所を特定し、その座標データを生成する発光像解析装置と、
前記ファンクションテスタのテスト結果及び発光像解析装置の解析結果を受けて、故障解析を行う前記半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定する判定装置
とを具備したことを特徴とする半導体集積回路の故障解析装置。 - 前記判定装置は、前記発光像解析装置の解析結果に応じて、前記半導体集積回路に発生している故障が設計要因に基づくものか、あるいはそれ以外の要因によるものかを判定することを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記発光像解析装置は、故障解析を行う同一種類の複数の半導体集積回路から放出されるホットエレクトロンによる発光点を積算して前記発光像を取得することを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記発光像解析装置は、前記ホットエレクトロンによる発光点の数を各座標位置でカウントし、このカウント数に基づいて故障要因を判定することを特徴とする請求項3記載の半導体集積回路の故障解析装置。
- 前記ファンクションテスタは、スキャンテスト手法により前記ファンクションテストを行うことを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記ファンクションテスタは、故障解析を行う前記半導体集積回路に供給する前記電源電圧の値が任意に設定できることを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記ファンクションテスタは、故障解析を行う前記半導体集積回路に供給するテスト信号の周波数が任意に設定できることを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記判定装置で故障と判定された前記半導体集積回路の故障箇所を、前記半導体集積回路のレイアウトパターンと共に画像として表示する画像表示装置をさらに有することを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記ファンクションテスタ及び発光像解析装置の動作を制御する制御装置をさらに有することを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 前記制御装置は、前記ファンクションテスタで発生される電源電圧の値及び/又は前記発光像解析装置におけるホットエレクトロンの積算時間を種々に変えて動作条件を変更させ、その都度、故障解析を行う前記半導体集積回路を前記ファンクションテスタによって動作させかつ前記発光像解析装置で発光点の数を測定させて発光点の数が所定数以下となる動作条件を自動的に取得し、この動作条件に基づいて前記ファンクションテスタ及び/又は前記発光像解析装置を動作させるように制御することを特徴とする請求項10記載の半導体集積回路の故障解析装置。
- 前記判定装置及び制御装置がパーソナルコンピュータからなることを特徴とする請求項9記載の半導体集積回路の故障解析装置。
- 前記判定装置で故障と判定された故障箇所に対応した座標データを受け、この座標データに対応した位置の前記半導体集積回路のSEM像を取得するSEM像生成装置をさらに具備したことを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 故障解析を行う前記半導体集積回路の製造工程時に、前記半導体集積回路の表面に付着しているダストを検査し、ダストが付着している箇所の座標データを前記判定装置に供給するダスト検査装置をさらに具備したことを特徴とする請求項1記載の半導体集積回路の故障解析装置。
- 故障解析を行う半導体集積回路に電源電圧及びテスト信号を供給してファンクションテストを行い、
前記ファンクションテスト時に、前記半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、故障解析を行う前記半導体集積回路と同一種類の良品の半導体集積回路に前記電源電圧及びテスト信号と同じ電源電圧及びテスト信号を供給して動作させた際にこの良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行って前記半導体集積回路の故障箇所を特定しかつその座標データを取得し、
前記ファンクションテストのテスト結果及び前記発光像による故障解析結果に基づいて、故障解析を行う前記半導体集積回路に故障が発生しているか否を判定すると共に故障が発生している際にその故障要因を判定する
とを具備したことを特徴とする半導体集積回路の故障解析方法。 - 前記発光像による解析結果に応じて前記半導体集積回路に発生している故障が設計要因に基づくものか、あるいはそれ以外の要因によるものかを判定することを特徴とする請求項14記載の半導体集積回路の故障解析方法。
- 前記ファンクションテストがスキャンテストにより行われることを特徴とする請求項14記載の半導体集積回路の故障解析方法。
- 故障解析を行う前記半導体集積回路の製造工程時に、前記半導体集積回路の表面に付着しているダストを検査し、ダストが付着している箇所の座標データを生成することを特徴とする請求項14記載の半導体集積回路の故障解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201210A JP4131918B2 (ja) | 2002-07-10 | 2002-07-10 | 半導体集積回路の故障解析装置及び故障解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201210A JP4131918B2 (ja) | 2002-07-10 | 2002-07-10 | 半導体集積回路の故障解析装置及び故障解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004045132A true JP2004045132A (ja) | 2004-02-12 |
JP4131918B2 JP4131918B2 (ja) | 2008-08-13 |
Family
ID=31707814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002201210A Expired - Fee Related JP4131918B2 (ja) | 2002-07-10 | 2002-07-10 | 半導体集積回路の故障解析装置及び故障解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4131918B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009034838A1 (de) | 2008-07-28 | 2010-04-15 | Nec Electronics Corp., Kawasaki | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen |
JP2012137466A (ja) * | 2010-12-28 | 2012-07-19 | Renesas Electronics Corp | 半導体装置の不良解析方法 |
US8488864B2 (en) | 2009-08-11 | 2013-07-16 | Kabushiki Kaisha Toshiba | Emission analysis device, method and system |
JP2015025816A (ja) * | 2008-12-02 | 2015-02-05 | ディーシージー システムズ インコーポレーテッド | 光子放出に基づいた欠陥検知のためのシステム及び方法 |
CN105092995A (zh) * | 2014-04-30 | 2015-11-25 | 中芯国际集成电路制造(北京)有限公司 | 芯片中静态电流失效器件的检测方法和装置 |
US9390486B2 (en) | 2010-09-29 | 2016-07-12 | Neeraj Khurana | System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution |
WO2019102682A1 (ja) * | 2017-11-27 | 2019-05-31 | 浜松ホトニクス株式会社 | 解析方法、解析装置、解析プログラム、及び解析プログラムを記録する記録媒体 |
-
2002
- 2002-07-10 JP JP2002201210A patent/JP4131918B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009034838A1 (de) | 2008-07-28 | 2010-04-15 | Nec Electronics Corp., Kawasaki | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen |
US8472695B2 (en) | 2008-07-28 | 2013-06-25 | Renesas Electronics Corporation | Method and apparatus for failure analysis of semiconductor integrated circuit devices |
JP2015025816A (ja) * | 2008-12-02 | 2015-02-05 | ディーシージー システムズ インコーポレーテッド | 光子放出に基づいた欠陥検知のためのシステム及び方法 |
US8488864B2 (en) | 2009-08-11 | 2013-07-16 | Kabushiki Kaisha Toshiba | Emission analysis device, method and system |
US9390486B2 (en) | 2010-09-29 | 2016-07-12 | Neeraj Khurana | System and method for automatic orientation of a chip to the CAD layout with sub-optical resolution |
JP2012137466A (ja) * | 2010-12-28 | 2012-07-19 | Renesas Electronics Corp | 半導体装置の不良解析方法 |
CN105092995A (zh) * | 2014-04-30 | 2015-11-25 | 中芯国际集成电路制造(北京)有限公司 | 芯片中静态电流失效器件的检测方法和装置 |
WO2019102682A1 (ja) * | 2017-11-27 | 2019-05-31 | 浜松ホトニクス株式会社 | 解析方法、解析装置、解析プログラム、及び解析プログラムを記録する記録媒体 |
CN111417860A (zh) * | 2017-11-27 | 2020-07-14 | 浜松光子学株式会社 | 解析方法、解析装置、解析程序以及记录解析程序的存储介质 |
JPWO2019102682A1 (ja) * | 2017-11-27 | 2020-10-01 | 浜松ホトニクス株式会社 | 解析方法、解析装置、解析プログラム、及び解析プログラムを記録する記録媒体 |
JP7057374B2 (ja) | 2017-11-27 | 2022-04-19 | 浜松ホトニクス株式会社 | 解析方法、解析装置、解析プログラム、及び解析プログラムを記録する記録媒体 |
US11579184B2 (en) | 2017-11-27 | 2023-02-14 | Hamamatsu Photonics K.K. | Analysis method, analysis device, analysis program, and recording medium for recording analysis program |
Also Published As
Publication number | Publication date |
---|---|
JP4131918B2 (ja) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1149385B1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
US6553329B2 (en) | System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list | |
JP3660561B2 (ja) | 半導体集積回路の故障解析装置 | |
US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
US6714032B1 (en) | Integrated circuit early life failure detection by monitoring changes in current signatures | |
Hora et al. | An effective diagnosis method to support yield improvement | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
JP2002359270A (ja) | 半導体装置 | |
KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
KR20010040210A (ko) | 반도체 집적회로의 고장검사방법 및 레이아웃방법 | |
US7617427B2 (en) | Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures | |
JPH0645418A (ja) | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 | |
JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
US6678623B2 (en) | Failure analysis device and failure analysis method | |
JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
US7715997B2 (en) | Intelligent inspection based on test chip probe failure maps | |
JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
US7243039B1 (en) | System and method for determining probing locations on IC | |
JP2001203248A (ja) | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 | |
JP2003282665A (ja) | 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法 | |
JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
JP2001319955A (ja) | 発光解析方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080529 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |