DE3733040C2 - - Google Patents

Info

Publication number
DE3733040C2
DE3733040C2 DE19873733040 DE3733040A DE3733040C2 DE 3733040 C2 DE3733040 C2 DE 3733040C2 DE 19873733040 DE19873733040 DE 19873733040 DE 3733040 A DE3733040 A DE 3733040A DE 3733040 C2 DE3733040 C2 DE 3733040C2
Authority
DE
Germany
Prior art keywords
layer
elements
memory
data
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19873733040
Other languages
English (en)
Other versions
DE3733040A1 (de
Inventor
Klaus 8960 Kempten De Pappert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873733040 priority Critical patent/DE3733040A1/de
Publication of DE3733040A1 publication Critical patent/DE3733040A1/de
Application granted granted Critical
Publication of DE3733040C2 publication Critical patent/DE3733040C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08Locating faults in cables, transmission lines, or networks
    • G01R31/088Aspects of digital computing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung geht aus von einer Vorrichtung und einem Verfahren zum Prüfen von elektrischen Schaltungsplatten mit Leiterbahnen nach dem Oberbegriff der Patentansprüche 1 und 6.
Mit der ständig zunehmenden Komplexität der Baugruppen von elek­ trischen Geräten kommt ihrer Prüfung, insbesondere der Prüfung im Rahmen der Qualitätssicherung bei der Fertigung, eine stän­ dig wachsende Bedeutung zu. Dabei wird diese Prüfung wegen der größer werdenden Bauelementedichte und Vielzahl der elektrischen Funktionen immer schwieriger.
Bekannte Prüfvorrichtungen lassen sich in zwei Gruppen eintei­ len, nämlich solche, die ausgewählte Prüfpunkte des Prüflings mechanisch kontaktieren, und solche, die den Prüfling ohne me­ chanische Kontaktierung abtasten.
Die erstgenannten Prüfvorrichtungen besitzen sogenannte Prüf­ adapter mit Kontaktierungselementen, z. B. federbelasteten ein- und ausfahrbaren Kontaktstiften, mit denen die Prüfpunkte des Prüflings kontaktiert werden und die eine elektrische Verbin­ dung zu einem Auswerterechner herstellen. Solche Prüfadapter stellen sehr hohe Anforderungen an die Feinwerktechnik und sind dementsprechend kostenaufwendig. Außerdem ist das Auflösungs­ vermögen durch den für jeden der Kontaktstifte erforderlichen Platzbedarf begrenzt. Ein weiterer Nachteil mechanisch arbeiten­ der Prüfadapter besteht darin, daß die Wahrscheinlichkeit von Fehlfunktionen mit wachsender Zahl der Kontaktstifte zunimmt.
Die zweitgenannte Art von Prüfvorrichtungen arbeitet mit Teil­ chenstrahlen. Zum einschlägigen Stand der Technik wird auf die Literaturstelle M. Brunner "Dynamic single e-beam short/ open testing technique" Scanning Electron Miscroscopy/1985 III, Seiten 991-999 verwiesen. Hierbei wird der Ladungszustand von Punkten des zu prüfenden Netzwerks mittels eines ersten Teil­ chenstrahls verändert. Diese Änderung, die im allgemeinen aus einer Aufladung besteht, wird bei einem späteren Überfahren des betreffenden Punkts durch die an diesem Punkt ausgelösten Sekun­ därteilchen nachgewiesen. Das Verfahren arbeitet nur dann feh­ lerfrei, wenn die durch den Strahl aufgebrachte Ladung während der gesamten Meßdauer gespeichert bleibt, was jedoch häufig nicht der Fall ist, da die endlichen Isolationswiderstände eine Entladung bewirken.
Durch DE 32 35 461 A1 ist ein Verfahren zur kontaktlosen Prüfung von Mikroverdrahtungen mit einer Korpuskularsonde (Elektronen­ strahlsonde) bekannt, bei dem ein Sekundärelektronendetektor die Sekundärelektronen erfaßt, die durch die Stimulation mit einem Schreibstrahl aus einem Meßfleck des Prüflings ausgelöst werden. Ein weiteres Beispiel für mit einem Elektronenstrahl ar­ beitende Prüfverfahren ist in dem Aufsatz "Electron-Beam Testing of VLSI Dynamic RAMs", Electronics Test, Vol. 5, No. 6, Juni 1982 beschrieben.
Prüfverfahren, die mit Elektronenstrahlabtastung arbeiten, sind in der Regel für integrierte Schaltungen bestimmt. Sie benötigen für den Betrieb eine evakuierte Umgebung, so daß ihrer Anwen­ dung im Fertigungsbereich enge Grenzen gesetzt sind.
PS
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zum berührungsfreien Prüfen von elektrischen Lei­ tungsnetzwerken anzugeben, die zur Durchführung der Prüfung keinen evakuierten Raum benötigen.
Eine Vorrichtung, mit der diese Aufgabe gelöst wird, ist im Pa­ tentanspruch 1 angegeben.
Ein Verfahren zur Anwendung der erfindungsgemäßen Vorrichtung ist im Patentanspruch 6 beschrieben.
WE
Im folgenden sei die Erfindung anhand der Zeichnungen näher er­ läutert:
Fig. 1 zeigt eine schematische Darstellung eines Ausführungs­ beispiels der Vorrichtung gemäß der Erfindung,
Fig. 2 veranschaulicht, ebenfalls in schematischer Darstellung, ein Beispiel für die Anwendung der Vorrichtung im Ent­ wicklungs- und Fertigungsbereich.
Die in Fig. 1 dargestellte Vorrichtung besteht aus einem insge­ samt mit 2 bezeichneten flächenhaften Gebilde, das aus mehreren Schichten besteht, die in der zeichnerischen Darstellung als Blöcke 3 bis 5 gezeigt sind. Die mit 3 bezeichnete erste Schicht ist eine Sensorschicht. Sie besteht aus einer Vielzahl von in regelmäßiger Verteilung angeordneten Sensorelementen zur Erfassung elektrischer und/oder magnetischer Feldgrößen, die von einem in geeigneter Weise stimulierten Prüfling 1 erzeugt werden. Die Sensorschicht 3 ist mit einer im folgenden kurz als Wandlerschicht bezeichneten zweiten Schicht 4 verbunden, die aus einer Vielzahl von Analog/Digital-Wandlerelementen besteht, von denen jedes mit einem Exemplar der Sensorelemente der Sen­ sorschicht 3 verbunden ist und die analogen Ausgangssignale der Sensorelemente in digitale Daten umwandelt.
Über der Wandlerschicht 4 befindet sich eine im folgenden kurz als Prozessorschicht bezeichnete weitere Schicht, die im darge­ stellten Ausführungsbeispiel von einem Verbund aus insgesamt vier Schichten 5a bis 5c gebildet ist. Die Schicht 5a besteht aus Prozessorelementen, z. B. Transputern, die jeweils mit den Analog/ Digital-Wandlerelementen der Wandlerschicht verbunden sind und die die Ausgangsdaten dieser Wandlerelemente einer schnellen Fourier-Transformation unterziehen.
Die Schicht 5a ist mit einer im folgenden als erste Speicher­ schicht bezeichneten Schicht 5b verbunden, die aus digitalen Speicherelementen zur Speicherung der Ausgangsdaten der Prozes­ soren der Schicht 5a besteht.
Auf der ersten Speicherschicht 5b befindet sich eine Schicht 5d, die aus Vergleichsprozessorelementen besteht, welche die Spei­ cherdaten der ersten Speicherschicht 5b sowie Speicherdaten einer zweiten Speicherschicht 5c, in der der Soll-Zustand des Prüflings gespeichert ist, aufnehmen und miteinander verglei­ chen können.
Der Ausgang der Vergleicherschicht 5d ist mit einem Zentral­ rechner 6 verbunden.
Weiter ist in Fig. 1 eine Einrichtung 7 dargestellt, durch die der Prüfling 1 stimuliert, d. h. mit charakteristischen Span­ nungen und/oder Strömen beaufschlagt werden kann.
Die Einrichtung wird vervollständigt durch einen als Musterbiblio­ thek bezeichneten externen Speicher 8 des Rechners 6 und ein mit dem Rechner 6 verbundenes Display 9, dessen Funktion weiter unten erläutert wird.
Zunächst sei die Erstellung eines den Soll-Zustand eines Prüf­ lings beschreibenden Speichermusters beschrieben, das bei der späteren Exemplarprüfung in die zweite Speicherschicht 5c ge­ laden werden soll:
Ein fehlerfreies Exemplar des Prüflings wird mit Hilfe der Ein­ richtung 7 in geeigneter Weise stimuliert, so daß sein Leitungs­ netzwerk ein charakteristisches elektromagnetisches Feld er­ zeugt. Dieses wird von der Sensorschicht 3 aufgenommen und in entsprechende elektrische Signale umgewandelt, die der Wandler­ schicht 4 zugeführt werden. Diese wandelt die Ausgangssignale, gegebenenfalls nach Verstärkung, in digitale Daten um, die der Prozessorschicht 5a zugeführt werden. In der Prozessorschicht findet eine schnelle Fourier-Transformation der das elektro­ magnetische Feld des Prüflings 1 beschreibenden Daten statt, so daß die Ausgangsdaten der Prozessorschicht das von dem Prüfling 1 erzeugte elektromagnetische Feld nach Amplitude, Frequenz und Phase beschreiben und zwar mit einer räumlichen Auflösung, die der Anzahl und Anordnung der Sensorelemente in der Sensorschicht 3 entspricht. Die Ausgangsdaten der Prozes­ sorschicht 5a werden in den Speicherelementen der ersten Spei­ cherschicht 5b abgespeichert und von dort aus über die in Fig. 1 gestrichelt eingezeichnete Verbindung 10 zu dem Rechner 6 übertragen, der sie mit einer entsprechenden Kennung in der Musterbibliothek 8 ablegt.
Damit ist die Erstellung des dem Soll-Zustand des Prüflings entsprechenden Speichermusters abgeschlossen.
Bei der Exemplarprüfung, z. B. bei der Fertigung, wird der Prüf­ ling 1 wieder in geeigneter Relation zu der Sensorschicht 3 an­ geordnet. Das bei entsprechender Stimulation durch die Einrich­ tung 7 erzeugte elektromagnetische Feld wird in der oben be­ schriebenen Weise von der Sensorschicht 3 aufgenommen, in der Wandlerschicht 4 einer Analog/Digital-Wandlung unterzogen, in der Prozessorschicht 5a transformiert und in den Speicherelemen­ ten der ersten Speicherschicht 5b abgelegt. In der Speicher­ schicht 5c befindet sich das in der oben erwähnten Weise er­ stellte Speichermuster, das den Soll-Zustand des Prüflings be­ schreibt. Die Speicherinhalte liegen an den Vergleicherelemen­ ten der Schicht 5d an. Das Vergleichsergebnis, das die Abwei­ chung des Ist-Zustands vom Soll-Zustand kennzeichnet, wird über die mit 11 bezeichnete Verbindung dem Rechner 6 zugeführt und in diesem bewertet.
Fig. 2 veranschaulicht in schematischer Darstellung die Anwen­ dung der Vorrichtung von Fig. 1 im Entwicklungs- und Fertigungs­ bereich bzw. bei der Fehlerbearbeitung.
Die in Fig. 2 dargestellten, mit einer Schraffur versehenen quadratischen Blöcke stellen jeweils Prüfvorrichtungen gemäß Fig. 1 dar.
In Fig. 2 sind links mit LAB 1 bis LAB N bezeichnete Entwick­ lungsstellen angedeutet. Diese entwickeln Prüflingsmuster und leiten fehlerfreie Exemplare derselben an eine Zentralstelle ZS zur Erstellung von digitalen Speichermustern nach der oben beschriebenen Prozedur. Diese Mustererstellung umfaßt außer den beschriebenen Mustern für den Soll-Zustand auch Muster mit simulierten Fehlern, die später bei der Fehlerbearbeitung ver­ worfener Prüflinge verwendet werden. Die entsprechenden Fehler werden mit Hilfe einer mit FS bezeichneten Einrichtung simu­ liert und beobachtet.
Die in der Zentralstelle ZS erstellten Speichermuster werden auf geeigneten Datenträgern oder durch Datenfernübertragung an die Musterbibliothek des in Fig. 2 rechts oben angedeuteten, mit FB bezeichneten Fertigungsbetriebs übermittelt. Hier werden die aus der Fertigung F kommenden Prüflinge in der oben be­ schriebenen Weise geprüft. Während die für gut befundenen Prüf­ linge der Weiterverarbeitung zugeführt werden, werden die für schlecht befundenen Prüflinge der in Fig. 2 rechts unten ange­ deuteten Fehlerbearbeitungsstelle FBS zugeführt. In dieser wird der Prüfling erneut in eine Prüfvorrichtung gemäß Fig. 1 einge­ bracht. Das Prüfergebnis wird auf einem Display 9 (Fig. 1) dar­ gestellt. Über eine der Einrichtung FS in der Zentralstelle ZS entsprechende Einrichtung werden Fehlermuster eingegeben und visuell angezeigt, die eine Fehlereingrenzung ermöglichen. Der Prüfling wird nach Reparatur wieder der Prüfvorrichtung in der Fertigung zugeführt und nach Gutbefund weitergeleitet.

Claims (8)

1. Vorrichtung zum Prüfen von elektrischen Schaltungsplatten mit Leiterbahnen, mit Mitteln zur Detektion von elektrischen und/oder magne­ tischen Zuständen und/oder Zustandsänderungen des Leitungs­ netzwerks, wenn dieses in definierter Weise stimuliert, d.h. mit charakteristischen Spannungen und/oder Strömen beaufschlagt wird, dadurch gekennzeichnet, daß die Mittel ein im wesentlichen flächenhaftes Gebilde (2) umfassen, das aus wenigstens drei übereinanderliegenden Schichten (3, 4, 5) besteht, nämlich
  • - einer ersten Schicht (3) die aus einer Vielzahl von in re­ gelmäßiger Verteilung angeordneten Sensorelementen zur Er­ fassung elektrischer und/oder magnetischer Feldgrößen ge­ bildet ist,
  • - einer zweiten Schicht (4) die aus Analog/Digital-Wandler­ elementen besteht, deren Anzahl und Anordnung derjenigen der Sensorelemente der ersten Schicht (3) entspricht und die jeweils mit einem dieser Sensorelemente elektrisch ver­ bunden sind,
  • - sowie einer dritten Schicht (5), die eine Vielzahl von Pro­ zessorelementen enthält, deren Dateneingänge mit den Analog/ DigitalWandlerelementen der zweiten Schicht (4) verbunden sind und mittels derer die von diesen erzeugten digitalen Daten, die ein Abbild der auf die erste Schicht (3) einwir­ kenden elektrischen und/oder magnetischen Feldgrößen dar­ stellen, einer Vorverarbeitung und/oder Verdichtung unter­ zogen werden können,
und daß die dritte Schicht (5) Ausgänge aufweist, über die sie mit einem Auswerterechner verbindbar ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Prozessorelemente der dritten Schicht Transputer (5a) sind, durch welche die digitalen Ausgangsdaten der Analog/Digi­ tal-Wandlerelemente der zweiten Schicht (4) einer schnellen Fourier-Transformation unterworfen werden können, derart, daß die Ausgangsdaten dieser Transputer eine spektrale Beschreibung des auf die Sensorelemente der ersten Schicht (3) einwirkenden elektrischen und/oder magnetischen Feldes darstellen.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die dritte Schicht (5) außer der der Schicht von Prozessor­ elementen (5a) wenigstens aus Speicherelementen bestehende eine Schicht (5b) enthält, in denen die Ausgangsdaten der Prozessor­ elemente zwischenspeicherbar sind, so daß ihr Speicherinhalt aus Daten besteht, die eine spektrale Beschreibung des Ist-Zu­ stands des genannten Feldes darstellen.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die dritte Schicht (5) eine weitere Schicht (5c) aus Spei­ cherelementen enthält, in denen Daten speicherbar sind, die eine spektrale Beschreibung des Soll-Zustands des genannten Feldes darstellen und daß zwischen den beiden Schichten (5b und 5c) von Speicherelementen eine weitere Schicht (5d) angeordnet ist, die aus digitalen Vergleicherelementen besteht, die der­ art mit zugeordneten Speicherelementen der beiden Speicherschich­ ten (5b und 5c) verbunden sind, daß ihre Ausgangsdaten die Dif­ ferenz zwischen dem genannten Soll-Zustand und dem Ist-Zustand kennzeichnen, und daß die Ausgänge dieser Schicht (5d) aus Ver­ gleicherelementen mit dem Auswerterechner (6) verbunden sind.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Schicht (5c) von Speicherelementen mit dem Zen­ tralrechner (5) verbindbar und von diesem mit dem den Soll-Zu­ stand kennzeichnenden Daten ladbar ist.
6. Verfahren zum Prüfen von elektrischen Schaltungsplatten mit Leiterbahnen mit Hil­ fe einer Vorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch folgende Verfahrens­ schritte:
Zur Gewinnung von den Soll-Zustand des Prüflingstyps kenn­ zeichnenden Speicherdaten wird ein fehlerfreies Exemplar des Prüflingstyps mit seinem Leitungsnetzwerk in eine definierte räumliche Beziehung zu der die Sensorelemente enthaltenden ersten Schicht (3) der Vorrichtung gebracht und in geeigne­ ter Weise derart stimuliert, daß elektrische und/oder magne­ tische Zustände und/oder Zustandsänderungen entstehen, die für die einwandfreie Funktion des Prüflings kennzeichnend sind,
die daraufhin entstehenden Ausgangsdaten der die Vergleicher­ elemente enthaltenden Schicht werden in dem Auswerterechner zu einem Speichermuster verarbeitet, das in einer Muster-Bib­ liothek ablegbar ist und fallweise in die zweite Speicher­ schicht (5c) als den Soll-Zustand kennzeichnendes Daten­ muster geladen werden kann.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß bei der Erstellung der Speichermuster auch solche Muster hergestellt werden, die exemplarische Fehler des Prüflings be­ inhalten, derart daß bei der Prüfung von Fertigungsexemplaren des Prüflings solche exemplarischen Fehler direkt ermittelbar sind.
DE19873733040 1987-09-30 1987-09-30 Vorrichtung und verfahren zum pruefen von elektrischen leitungsnetzwerken, insbesondere von gedruckten leiterplatten Granted DE3733040A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873733040 DE3733040A1 (de) 1987-09-30 1987-09-30 Vorrichtung und verfahren zum pruefen von elektrischen leitungsnetzwerken, insbesondere von gedruckten leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873733040 DE3733040A1 (de) 1987-09-30 1987-09-30 Vorrichtung und verfahren zum pruefen von elektrischen leitungsnetzwerken, insbesondere von gedruckten leiterplatten

Publications (2)

Publication Number Publication Date
DE3733040A1 DE3733040A1 (de) 1989-04-13
DE3733040C2 true DE3733040C2 (de) 1992-04-09

Family

ID=6337294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873733040 Granted DE3733040A1 (de) 1987-09-30 1987-09-30 Vorrichtung und verfahren zum pruefen von elektrischen leitungsnetzwerken, insbesondere von gedruckten leiterplatten

Country Status (1)

Country Link
DE (1) DE3733040A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211548A1 (de) * 1992-04-06 1993-10-07 Siemens Ag Verfahren und Vorrichtung zum zweidimensional ortsauflösenden Testen von Stromverteilungen in einem Detektionsobjekt und zugehörige Anwendung bei Printplatten
DE4305672A1 (de) * 1993-02-24 1994-08-25 Integrated Circuit Testing Verfahren und Vorrichtung zum Testen von Netzwerken auf Kurzschlüsse und/oder Unterbrechungen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4120821A1 (de) * 1991-06-24 1993-01-07 Messwandler Bau Ag Verfahren zum messen von teilentladungen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235461A1 (de) * 1982-09-24 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kontaktlosen pruefung eines objekts, insbesondere von mikroverdrahtungen, mit einer korpuskularstrahl-sonde

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211548A1 (de) * 1992-04-06 1993-10-07 Siemens Ag Verfahren und Vorrichtung zum zweidimensional ortsauflösenden Testen von Stromverteilungen in einem Detektionsobjekt und zugehörige Anwendung bei Printplatten
DE4305672A1 (de) * 1993-02-24 1994-08-25 Integrated Circuit Testing Verfahren und Vorrichtung zum Testen von Netzwerken auf Kurzschlüsse und/oder Unterbrechungen

Also Published As

Publication number Publication date
DE3733040A1 (de) 1989-04-13

Similar Documents

Publication Publication Date Title
DE3688612T2 (de) System mit Elektronenstrahlprüfsonde zum Analysieren integrierter Schaltungen.
DE19526194C2 (de) Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen
DE69128189T2 (de) Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
DE2360801A1 (de) Pruefeinrichtung mit kontaktiereinrichtung
DE69220709T2 (de) Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
DE3888301T2 (de) Digitalschaltungsprüfgerät.
DE3408704A1 (de) Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE4221075A1 (de) Testverfahren und vorrichtung mit kontinuierlicher bewegung fuer verbundene elektrische schaltungen
DE19525536C2 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE112008001350B4 (de) Kalibrieren von Phasenschwankungen
DE102010006052B4 (de) Verfahren und Systeme zum Testen von Digital-Analogwandler/Verstärkerschaltungen
EP0060321B1 (de) Verfahren für eine rasche interne Logikprüfung an integrierten Schaltungen
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE69215090T2 (de) Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign
DE3733040C2 (de)
DE102011051724B4 (de) Verfahren und Vorrichtung für komplexe Zeitmessungen
DE19734486C2 (de) Photomasken-Prüfgerät und Verfahren zum Prüfen von Photomasken
DE10341836B4 (de) Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
DE10335164B4 (de) Vorrichtung und Verfahren zum parallelen Testen von mehreren integrierten Schaltkreisen
EP3422027B1 (de) Vorrichtung, verfahren, herstellverfahren für das testen von kabelbäumen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee