JP2011185633A - 電子部品の検査方法及び検査装置 - Google Patents

電子部品の検査方法及び検査装置 Download PDF

Info

Publication number
JP2011185633A
JP2011185633A JP2010048842A JP2010048842A JP2011185633A JP 2011185633 A JP2011185633 A JP 2011185633A JP 2010048842 A JP2010048842 A JP 2010048842A JP 2010048842 A JP2010048842 A JP 2010048842A JP 2011185633 A JP2011185633 A JP 2011185633A
Authority
JP
Japan
Prior art keywords
current
electron beam
wiring
gate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010048842A
Other languages
English (en)
Other versions
JP5356284B2 (ja
Inventor
Kenji Norimatsu
松 研 二 則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010048842A priority Critical patent/JP5356284B2/ja
Priority to US12/887,420 priority patent/US8704528B2/en
Publication of JP2011185633A publication Critical patent/JP2011185633A/ja
Application granted granted Critical
Publication of JP5356284B2 publication Critical patent/JP5356284B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】高抵抗性のオープン抵抗の特定を可能とする電子部品の検査方法および検査装置を提供する。
【解決手段】電子部品の検査装置であって、当該検査装置は、電子部品における故障発生が疑われる配線に接続するための電流検出端子106と、電流検出端子106に接続されており、配線に生じた電流を検出する電流検出器105と、電流検出端子106と電流検出器105との間に設けられ、電流を通過させるか否かをゲートの開閉により切り替えるゲーティング装置112と、電子ビームを生成する電子銃101と、電子ビームをパルス化するパルスビーム発生装置111と、パルス化された電子ビームを配線に照射した際に生じた電流を電流検出器105により検出する際に、ゲーティング装置112のゲートの開閉を調整するゲーティング調整装置113とを備える。
【選択図】図1

Description

本発明は、電子部品の検査方法及び検査装置に関し、例えば、半導体装置の故障箇所の特定用に使用されるものである。
半導体装置の配線の故障箇所を特定する手法として、吸収電流法が利用されている。吸収電流法では、故障があるだろうと絞り込まれた配線に吸収電流アンプ(電流検出器)を接続し、その配線を含む領域に電子ビームを照射し、吸収電流アンプに流れ込んだ電流量の多寡に応じて輝度変調を行った電流像を作成することにより、故障箇所を特定する。
この場合、電子ビームが断線箇所に対し検出器側の配線部分に照射されれば、電流は検出器に到達するが、電子ビームが断線箇所に対し検出器と反対側の配線部分に照射されると、電流は検出器まで到達できない。よって、検出した電流量の差を輝度変調し、これを電子ビームの照射位置と関連付けて画像化した電流像を作る(例えば、電流量の多い箇所を明るく、電流量の少ない箇所を暗くする)と、電流像内に断線箇所を境に大きな輝度差が生まれ、一目で故障箇所を判別することが可能となる。
吸収電流法の利点は、オープン故障であれば本来配線が繋がっている部分が電流像として現れず、ショート故障であれば本来電流像として現れないはずの配線が電流像として現れるというように、故障箇所が電流像上で一目瞭然で確認できるという点である。しかしながら、オープン故障が、完全オープン(抵抗≒∞)ではなく、高抵抗オープン(抵抗≠∞)の場合、その抵抗値が低ければ低いほど故障箇所の検出が困難という問題がある。その理由を以下に説明する。
吸収電流法の測定系の等価回路では、電子ビームを生成する電子銃は、所定の出力インピーダンスZを有する定電流源と表される。一方、高抵抗オープン箇所は、所定の抵抗Rと表される。そして、電子ビームの照射位置を配線上で移動させることは、定電流源と配線との接続箇所を移動させることに相当する。
このとき、出力インピーダンスZと抵抗Rとの間にZ>>Rの関係が成立している場合には、定電流源を抵抗Rに対し検出器側に接続しても検出器と反対側に接続しても、検出器に流れ込む電流量に大差はないことになる。つまり、Z>>Rの関係が成立している限り、高抵抗オープン箇所の付近で電流像上でのコントラスト変化はなく、あったとしても極僅かしかないということになる。この場合、電流像上で高抵抗オープン箇所を認識するのは非常に困難となる。
これに対し、微少な抵抗変化を検出するための方法が幾つか提案されている。1つは、被疑配線(故障発生が疑われる配線)の一端を接地し、他端を検出器に接続するというものである。もう1つは、被疑配線の始点及び終点の両端から電流を引き出し、これを差動増幅しようというものである。
前者の方法は、低インピーダンスで接地することで、定電流源の出力インピーダンスの影響を無視できるようにし、接地抵抗値と故障抵抗値との関係で吸収電流量を変化させようというものである。この方法は、理論的には、接地抵抗値が小さければ小さいほど、小さな故障抵抗値にも適用することができる。
後者の方法は、両端から引き出される電流比が、電子ビームの照射位置と始点との間の抵抗と、電子ビームの照射位置と終点との間の抵抗との抵抗比によって決まることから、その電流比を画像化することで被疑配線上の抵抗値変化を検出しようというものである。
いずれの方法も効果は認められるが、これらの方法では、観測に当たり被疑配線の最低2箇所にプローブする必要がある。
一方、半導体装置内の配線は、ゲートから出力されゲートに入力する、即ち、配線途中が上層内にあったとしても、配線の始点と終点は最下層にあるゲートの入出力端子に接続されるのが普通である。従って、被疑配線中の故障箇所が、上層部に引き回している配線部分にあると予め判明していない限り、通常、最低1箇所は最下層部にプローブする必要がある。
しかしながら、配線層が多層化された近年の半導体装置では、上層内の配線部分にダメージを与えずに最下層部内の配線部分にプローブを接続するのは、非常に困難で現実的ではない。仮に最下層部内の2点に接続可能であってたとしても、配線が複数箇所にfan outされて途中に分岐がある場合、どの分岐内に故障があるかが分かっていなければ、測定を何度もやり直さなければならない。
つまり、被疑配線の2箇所にプロービングする手法は、効果はあるものの現実的ではなく、不可能ではないが、実際の運用上困難を伴う。従って、吸収電流法による検査では、なるべく被疑配線の上層部内の1箇所への接続で測定を行えるのが理想である。更には、1箇所への接続での測定で、高抵抗オープン故障を検出できることが望ましい。
なお、特許文献1には、荷電ビームの照射位置を振動させながら荷電ビームを走査する検査装置が記載されている。また、特許文献2には、複数の探針を有する試料検査装置が記載されている。
特開2008−270632号公報 特開2008−211111号公報
本発明は、高抵抗性のオープン抵抗の特定を可能とする電子部品の検査方法及び検査装置を提供することを課題とする。
本発明の一の態様は、例えば、電子部品の検査方法であって、電流検出端子にゲーティング装置を介して接続された電流検出器を用意し、前記電子部品における故障発生が疑われる配線に、前記電流検出端子を接続し、前記配線上に、電子ビームをパルス化して照射し、前記電子ビームを前記配線に照射した際に生じた電流を、前記ゲーティング装置のゲートの開閉を調整しつつ、前記電流検出器により検出する、ことを特徴とする電子部品の検査方法である。
本発明の別の態様は、例えば、電子部品の検査装置であって、前記電子部品における故障発生が疑われる配線に接続するための電流検出端子と、前記電流検出端子に接続されており、前記配線に生じた電流を検出する電流検出器と、前記電流検出端子と前記電流検出器との間に設けられ、前記電流を通過させるか否かをゲートの開閉により切り替えるゲーティング装置と、電子ビームを生成する電子銃と、前記電子ビームをパルス化するパルスビーム発生装置と、パルス化された前記電子ビームを前記配線に照射した際に生じた電流を前記電流検出器により検出する際に、前記ゲーティング装置の前記ゲートの開閉を調整するゲーティング調整装置と、を備えることを特徴とする電子部品の検査装置である。
本発明によれば、高抵抗性のオープン抵抗の特定を可能とする電子部品の検査方法及び検査装置を提供することが可能となる。
本発明の実施形態である半導体装置の検査装置の構成を示すシステム構成図である。 完全オープン箇所を含む被疑配線及びその電流像を示した図である。 高抵抗オープン箇所を含む被疑配線及びその電流像を示した図である。 吸収電流法の測定系の等価回路を示した回路図である。 図1の検査装置による半導体装置の検査方法を説明するための図である。 図5に示す点Pが正常箇所又は高抵抗オープン箇所である場合のパルス電流の変化について説明するための波形図である。 パルス電流の生成及びゲーティングの詳細について説明するためのタイミングチャート及び波形図である。 パルス電子ビーム発生信号に対するゲーティング信号の遅延時間の算出方法の例について説明するための図である。 電子ビームの走査方法について説明するための図である。 パルス電流のゲーティング方法の第1の例について説明するための波形図である。 パルス電流のゲーティング方法の第2の例について説明するための波形図である。 ゲート幅及びゲートタイミングを調整する方法の例について説明するための波形図である。
本発明の実施形態を、図面に基づいて説明する。
図1は、本発明の実施形態である半導体装置の検査装置の構成を示すシステム構成図である。
図1には、本発明の電子部品の例である検査対象の半導体装置107が示されている。半導体装置107は、真空試料室104内に固定され、細く絞った電子ビーム103が、半導体装置107の配線上に照射される。
電子ビーム103は、電子銃101により生成され、偏向制御装置108に接続された偏向装置102により走査可能となっている。図1の検査装置では、電子ビーム103の軌道を偏向装置102により偏向させることで、半導体装置107上の所望の位置に電子ビーム103を照射する。
偏向制御装置108には、制御用計算機109が接続されている。制御用計算機109は、偏向制御装置108を介して偏向装置102を制御することで、電子ビーム103の照射位置を制御することができる。制御用計算機109には、表示装置110が接続されている。
半導体装置107の被疑配線(故障発生が疑われる配線)には、電流検出端子106が接続される。吸収電流法では、半導体装置107の動作をテスタやシミュレーションで確認し、これにより被疑配線を絞り込み、絞り込まれた被疑配線について検査を行う。電流検出端子106は、プローブ針とも呼ばれる。
電流検出端子106には、(後述のゲーティング装置112を介して、)吸収電流アンプ105が接続されている。吸収電流アンプ105は、本発明の電流検出器の例である。
図1の検査装置では、被疑配線に電流検出端子106が接続された状態で、被疑配線に電子ビーム103を照射する。これにより、被疑配線内に、電子ビーム103に起因する電流が発生する。当該電流は、被疑配線を伝って吸収電流アンプ105に流れ込み、吸収電流アンプ105により検出される。
吸収電流アンプ105により検出された電流の電流値は、制御用計算機109内に取り込まれ、当該電流値について各種演算が行われる。これにより、制御用計算機109は、電子ビーム103の照射位置と電流値とを関連付けて画像化し、電流像を生成する。当該電流像は、電子ビーム103の照射位置と、吸収電流アンプ105により検出された電流の電流値との関係を、画像として表現したものとなる。本実施形態では、電流像は、吸収電流アンプ105に流れ込んだ電流量の多寡に応じて、各画素の輝度値を変調することで作成される。
制御用計算機109により生成された電流像の画像データは、表示装置110へと送信される。これにより、電流像が表示装置110に表示される。ユーザは、この表示された電流像を見ることで、半導体装置107の配線の故障箇所を特定することができる。故障箇所が発見された場合には、例えば、故障箇所を中心に半導体装置107の物理解析が行われ、半導体装置107の設計変更や製造工程の見直し等が行われる。
図1の検査装置は更に、パルスビーム発生装置111と、ゲーティング装置112と、ゲーティング調整装置113とを備えている。
パルスビーム発生装置111は、電子銃101により生成された電子ビーム103をパルス化する装置であり、電子銃101及び偏向装置102の後段に配置されている。これにより、電子ビーム103は、被疑配線上にパルス化されて照射される。
パルスビーム発生装置111には、制御用計算機109が接続されている。制御用計算機109は、パルスビーム発生装置111を制御することで、電子ビーム103をパルス化することができ、更には、当該電子ビーム103のパルス幅、パルス周期、パルス生成タイミング等を制御することができる。
ゲーティング装置112は、電流をゲーティングする装置、即ち、電流を通過させるか否かをゲートの開閉により切り替える装置であり、電流検出端子106と吸収電流アンプ105との間に設けられている。
被疑配線から電流検出端子106に到達した電流は、ゲーティング装置112のゲートが開いている場合には、ゲーティング装置112を通過し、吸収電流アンプ105に到達することとなる。一方、上記電流は、ゲーティング装置112のゲートが閉じている場合には、ゲーティング装置112で遮断され、吸収電流アンプ105には到達しないこととなる。
ゲーティング調整装置113は、ゲーティング装置112のゲートの開閉を調整する装置であり、ゲーティング装置112に接続されている。
ゲーティング調整装置113には、制御用計算機109が接続されている。制御用計算機109は、ゲーティング調整装置113を介してゲーティング装置112を制御することで、上記ゲートの開閉を制御することができ、更には、上記ゲートのゲート幅、ゲートタイミング等を制御することができる。
図1の検出装置は、被疑配線上に電子ビーム103をパルス化して照射し、これにより被疑配線内に生じた電流を、ゲーティング装置112のゲートの開閉を調整しつつ、吸収電流アンプ105により検出する。
以下、図2〜図4を参照して、吸収電流法の一般的な問題点について説明し、続いて、図5〜図12を参照して、本実施形態の検査装置の動作や効果について説明する。
図2は、完全オープン箇所を含む被疑配線及びその電流像を示した図である。
図2(A)には、完全オープン箇所P1を含む被疑配線L1が示されている。完全オープン箇所P1は例えば、配線L1の断線により生じる。図2(A)には更に、被疑配線L1上の端部X1に電流検出端子106を接続し、被疑配線L1上に電子ビーム103を照射し、これにより被疑配線L1内に生じた電流を、吸収電流アンプ105により検出する様子が示されている。
図2(B)には、図2(A)の電流検出により得られた電流像I1が示されている。図2(A)の電流検出では、電子ビーム103が故障箇所P1から見て端部X1側の配線部分に照射されると、電流が端部X1に到達するが、電子ビーム103が故障箇所P1から見て端部X1と反対側の配線部分に照射されると、電流は端部X1まで到達できない。
よって、電流像I1では、本来表示されるはずの配線領域A1が表示されていない。配線領域A1は、故障箇所P1から見て端部X1と反対側に位置する配線部分に相当する。電流像I1により、ユーザは、故障箇所P1を特定することができる。
図3は、高抵抗オープン箇所を含む被疑配線及びその電流像を示した図である。
図3(A)には、高抵抗オープン箇所P2を含む被疑配線L2が示されている。高抵抗オープン箇所P2は例えば、配線L2の幅が本来の幅よりも狭まることで生じる。図3(A)には更に、被疑配線L2上の端部X2に電流検出端子106を接続し、被疑配線L2上に電子ビーム103を照射し、これにより被疑配線L2内に生じた電流を、吸収電流アンプ105により検出する様子が示されている。
図3(B)には、図3(A)の電流検出により得られた電流像I2が示されている。図3(A)の電流検出では、電子ビーム103が故障箇所P2から見て端部X2側の配線部分に照射されると、端部X2に多量の電流が流れ込むが、電子ビーム103が故障箇所P2から見て端部X2と反対側の配線部分に照射されると、端部X2には少量の電流しか流れ込まない。
よって、電流像I2では、本来鮮明に表示されるはずの配線領域A2が、ぼやけて表示されている。配線領域A2は、故障箇所P2から見て端部X2と反対側に位置する配線部分に相当する。この場合、ユーザは、配線領域A2とその他の配線領域とのコントラストが強ければ、故障箇所P2を特定できるが、配線領域A2とその他の配線領域とのコントラストが弱いと、故障箇所P2を特定することが困難となる。
このことを、図4を参照して説明する。図4は、吸収電流法の測定系の等価回路を示した回路図である。
図4に示すように、電子銃101は、加速電圧201及び電気抵抗202に接続され、所定の出力インピーダンスZを有する定電流源203として表される。一方、被疑配線L2の高抵抗オープン箇所P2は、抵抗Rとして表される。そして、電子ビーム103の照射位置を被疑配線L2上で移動させることは、定電流源203と被疑配線L2との接続箇所を移動させることに相当する。
このとき、出力インピーダンスZと抵抗Rとの間にZ>>Rの関係が成立している場合には、定電流源203を抵抗Rに対しアンプ105側に接続してもアンプ105と反対側に接続しても、アンプ105に流れ込む電流量に大差はないことになる。つまり、Z>>Rの関係が成立している限り、高抵抗オープン箇所P2の付近で電流像I2上でのコントラスト変化はなく、あったとしても極僅かしかないということになる。この場合、電流像I2上で高抵抗オープン箇所P2を認識するのは非常に困難となる。
以上、図2〜図4を参照して、吸収電流法の一般的な問題点について説明した。次に、図5〜図12を参照して、本実施形態の検査装置の動作や効果について説明する。
図5は、図1の検査装置による半導体装置の検査方法を説明するための図である。
図5には、図1の半導体装置107に含まれる被疑配線Lが示されている。被疑配線Lは、図5に示すように、正常箇所又は故障箇所に相当する箇所Pと、端部Xとを有している。図5には更に、ゲーティング装置112を介して吸収電流アンプ105に接続された電流検出端子106を、端部Xに接続した様子が示されている。
本実施形態では、配線Lに照射する電子ビーム103をパルス化すると共に、検出対象となる信号のゲーティングを行う。
パルス化された電子ビーム103が配線Lに照射されると、配線Lに吸収された電流もパルス化される。図5では、電子ビーム103の照射位置で生じたパルス電流の波形が、符号F1で示されている。パルス電流F1は、点Pを通過し、符号F2で示すように配線Lを伝わり、配線長に応じた遅延時間の後、ゲーティング装置112に到達する。ゲーティング装置112では、ゲートを開く時間幅及びタイミング(ゲート幅及びゲートタイミング)を、後述する所定の規則で制御する。その結果、ゲーティング装置112を通過できた電流のみが、吸収電流アンプ105に到達し検出され、電流像(吸収電流像)として表示されることになる。
図6は、図5に示す点Pが正常箇所又は高抵抗オープン箇所である場合のパルス電流の変化について説明するための波形図である。図6に示す横軸は、時間を表す。
図6では、図5の配線Lに電子ビーム103が照射されたタイミングが、t1で示されており、電子ビーム103の照射位置で生じたパルス電流の波形が、図5と同様、F1で示されている。
パルス電流F1は、点Pを通過し、符号F2A,F2B,F2Cで示すように配線Lを伝わる。符号F2Aは、点Pが正常箇所である場合のパルス電流の波形を表し、符号F2B,F2Cは、点Pが高抵抗オープン箇所である場合のパルス電流の波形の例を表す。
点Pが高抵抗オープン箇所である場合には、図6に示すように、配線Lを伝わるパルス電流の遅延量の増大、又は時間軸方向への波形の広がりが生じる。波形F2Bは、正常な波形F2Aよりも遅延量が増大した例を示しており、波形F2Cは、正常な波形F2Aよりも時間軸方向へ波形が広がった例を示している。
図6では、ゲーティング装置112のゲートを開くタイミング及び閉じるタイミングがそれぞれ、t2及びt3で示され、ゲーティング装置112のゲート幅が、Δtで示されている。
本実施形態では、配線Lの検査を開始する前に、配線L上における端部Xの近傍の地点にパルス電子ビーム103を照射し、これにより生じたパルス電流の検出量が最大量となるよう、ゲーティング装置112のゲート幅及びゲートタイミングを調整する。後述する図8では、端部Xの近傍の地点の例が、符号Y0で示されている。本実施形態では、この調整により得られた幅及びタイミングを、ゲート幅及びゲートタイミングの初期設定値に決定する。
そして、配線Lの検査時には、配線L上の様々な地点にパルス電子ビーム103を照射する。後述する図8では、これらの地点の例が、符号Y1〜Y3で示されている。本実施形態では、これらの電子ビーム照射により生じたパルス電流を検出する際、ゲーティング装置112のゲート幅及びゲートタイミングを、上記の初期設定値に調整する。
このような条件でゲーティングを行うと、パルス電流F2B及びF2Cの検出量が、パルス電流F2Aの検出量よりも少なくなる。即ち、パルス電流が高抵抗オープン箇所を通過する場合に吸収電流アンプ105に到達できる電流量が、通過しない場合に到達できる電流量よりも少なくなる。理由は、パルス電流の遅延量や波形の広がりが大きくなるほど、当該パルス電流を検出するのに最適なゲート幅及びゲートタイミングと、初期設定値で規定されるゲート幅及びゲートタイミングとのずれが大きくなるからである。従って、パルス電流が高抵抗オープン箇所を通過する場合と通過しない場合とでは、吸収電流アンプ105に到達できる電流量に差が出ることになる。
このように、本実施形態では、パルス化された電子ビーム103を配線に照射した際に生じる吸収電流を、ゲーティング装置112のゲート幅及びゲートタイミングを調整しつつ検出する。これにより、パルス電流が高抵抗オープン箇所を通過しなかった場合の電流像画素の輝度と、高抵抗オープン箇所を通過した場合の電流像画素の輝度とを大きく変化させることが可能となり、その結果、高抵抗オープン箇所の両側における電流像のコントラストを鮮明なものとすることが可能となる。よって、本実施形態によれば、従来の手法では困難であった高抵抗オープン箇所の特定が可能となる。
なお、本実施形態では、ゲートタイミングの調整は例えば、ゲートを開くタイミングt2の調整により行うことが可能であるが、その他のタイミングを調整することで行っても構わない。ゲート幅Δtと、ゲートを開くタイミングt2とを所定の値に調整すると、これにより、ゲートを閉じるタイミングt3も所定の値に調整される。
(パルス電流の生成及びゲーティングの詳細)
図7は、パルス電流の生成及びゲーティングの詳細について説明するためのタイミングチャート及び波形図である。
図7(A)は、電子ビーム103をパルス化するタイミングを規定するパルス電子ビーム発生信号の信号波形を表す。図7(A)では、パルス電子ビーム発生信号の生成タイミングが、t0で示されている。時間t0は、パルス電子ビーム発生信号がONになるタイミングとOFFになるタイミングの中間の時間を示している。
図7(B)では、図6と同様、電子ビーム103が照射されたタイミングが、t1で示されており、電子ビーム103の照射位置で生じたパルス電流の波形が、F1で示されている。パルスビーム発生装置111にパルス電子ビーム発生信号を供給すると、固定のシステムディレイD(=t1−t0)をもって、パルス電子ビーム103が照射される。
パルス電子ビーム103が配線上に照射されると、パルス電子ビーム103の照射位置からゲーティング装置111までの経路長に応じた遅延時間の後、パルス電流がゲーティング装置112に到達する。図7(C)では、この経路上に高抵抗オープン箇所がなかった場合の遅延時間が、Tで示されている。更には、パルス電流がゲーティング装置112に到達した時間が、t4(=t1+T)で示されており、ゲーティング装置112に到達したパルス電流の波形が、図6と同様、F2Aで示されている。
本実施形態では、ゲーティング装置112のゲート幅及びゲートタイミングを、予め定められた初期設定値に調整する。図7(D)は、ゲート幅及びゲートタイミングを規定するゲーティング信号の信号波形を表す。ゲーティング信号がONになるタイミングとOFFになるタイミングはそれぞれ、ゲートが開くタイミングと閉じるタイミングを規定し、図6と同様、t2及びt3で示されている。また、ゲーティング信号のパルス幅は、ゲート幅を規定し、図6と同様、Δtで示されている。
本実施形態では、ゲーティング信号がONとなるタイミングt2と、ゲート幅Δtを、初期設定値に調整することで、正常波形を有するパルス電流F2Aの検出量が、異常波形を有するパルス電流の検出量に比べて多くなる。これにより、本実施形態では、高抵抗オープン箇所の特定が可能となる。本実施形態では、タイミングt2は、上記配線上における電子ビーム103の照射位置に依存しないタイミングに調整され、タイミングt2とタイミングt0との差は、当該照射位置に依存しない値となる。同様に、ゲート幅Δtもまた、上記配線上における電子ビーム103の照射位置に依存しない値に調整される。
図7では、時間t4は、ゲーティング信号がONになるタイミングとOFFになるタイミングの中間の時間となっており(即ち、t4=(t2+t3)/2)、図7(D)に示すゲート幅及びゲートタイミングは、図7(C)に示すパルス電流F2Aの検出量が最大量となるよう調整されている。本実施形態では、ゲーティング信号がONとなるタイミングt2を調整する代わりに、この中間タイミングt4を調整しても構わない。この場合、タイミングt4を、タイミングt0に対する遅延時間がD+Tとなるよう調整することで、パルス電流F2Aの検出量が最大量となる。上記の初期設定値は、このような調整により決定することが可能である。
遅延時間D+Tは、パルス電子ビーム103の照射位置に応じて変化する。パルス電子ビーム103をある位置に照射して検査を行う際、これにより生じたパルス電流を検出するのに最適なゲーティング条件と、初期設定値で規定されるゲーティング条件とのずれの大きさは、その位置における遅延時間D+Tが大きいほど大きくなる。ここで、遅延時間D+Tの算出方法の例について説明する。本方法は例えば、後述するゲーティング方法の第2の例(図11)を採用する際に、ゲートタイミングを大まかに見積もるのに利用可能である。
図8は、図7に示す遅延時間D+Tの算出方法の例について説明するための図である。遅延時間D+Tは、パルス電子ビーム発生信号に対するゲーティング信号の遅延時間に相当する。
パルス電流が、パルス電子ビーム103の照射位置からゲーティング装置112に伝達する時間は、伝達経路上に故障箇所が存在しない場合、伝達経路の長さに比例すると考えられる。また、配線L上において、端部Xから離れた地点では、端部Xからその地点までに故障箇所が存在する可能性が高いものの、端部Xの近傍の地点では、端部Xからその地点までに故障箇所が存在する可能性は低いと考えられる。
そこで、本方法ではまず、パルス電子ビーム103を、端部Xの近傍の地点Y0に照射する。次に、これにより生じたパルス電流の検出量が最大量となるよう、ゲーティング装置112のゲート幅Δt及びゲートタイミングt4を調整する。そして、時間t4を決定し、時間t4−t0を算出し、算出された時間t4−t0を、点Y0における遅延時間D+Tと決定する。
図8では、点Y0における遅延時間D+Tが、τ0で示されている。更には、配線L上の別の点Y1,Y2,Y3における遅延時間D+Tがそれぞれ、τ1,τ2,τ3で示されている。遅延時間D+Tにおいて、時間Dは、配線L上の位置によらない定数であり、時間Tは、配線L上の位置とゲーティング装置112との距離に比例して増加する。
よって、点Y1,Y2,Y3と点Y0との上記距離の比をそれぞれ、r1,r2,r3とする場合、遅延時間τ1,τ2,τ3は、遅延時間τ0に占める時間Dと、遅延時間τ0に占める時間Tをr1,r2,r3倍した値との和をとることで算出される。このようにして、本方法では、配線L上の各地点における遅延時間D+Tを算出することができる。
なお、本方法は、タイミングt4を調整する代わりに、ゲーティング信号がONとなるタイミングt2を調整する場合にも適用可能である。この場合にも、遅延時間t2−t0に占める、距離によらない定数部分と、距離に比例して増加する部分とを考慮する必要がある。同様に、本方法は、タイミングt4,t2以外のタイミングを調整する場合にも適用可能である。
また、パルス電流が、パルス電子ビーム103の照射位置からゲーティング装置112に伝達する時間は、正確には、伝達距離だけでなく、伝達経路のインピーダンスにも依存する。よって、ゲート幅及びゲートタイミングの調整の精度を高めたい場合には、遅延時間D+Tを算出する際、必要に応じて、伝達距離だけでなく伝達経路上のインピーダンスも考慮することが望ましい。
なお、電子ビーム103を点Y0に照射した際に、パルス電流の検出量が最大量となるよう、ゲート幅及びゲートタイミングを調整する方法の例については、後述する。
(電子ビームの走査方法)
図9は、電子ビーム103の走査方法について説明するための図である。
図9に示す正方形の各領域は、電流像の1画素に相当する半導体装置107上の領域を表す。図9に示す各領域が、電流像上では1画素として表示される。図9では更に、電子ビーム103の走査方向が、矢印で示されている。
電流像は通常、縦画素数×横画素数で決まる総画素数を持った画像データとなる。そして、電子ビーム103が電流像の1画素分の領域に滞留する期間は、画像取得期間/総画素数で与えられる。例えば、図9に示す24個の領域に矢印に沿って電子ビーム103を照射するのに要する時間をT24Pとする場合、電子ビーム103が1個の領域に滞留する期間T1Pは、T24P/24で表される。
本実施形態では、電流像による故障箇所の特定を、1画素の分解能で行えることが望ましい。そのためには、図9に示す各領域に、パルス1個分の電子ビーム103を照射する必要がある。しかしながら、電子ビーム103のパルス幅を、期間T1Pよりも長く設定してしまうと、電子ビーム103の1個のパルスを、1個の領域に照射することができなくなり、複数の領域に照射されてしまう。
そこで、本実施形態では、電子ビーム103のパルス幅を、期間T1Pよりも短く設定する。これにより、図9に示す各領域に、パルス1個分の電子ビーム103を照射することが可能となる。また、電子ビーム103を一定のパルス周期で発生させる場合には、同様の理由から、電子ビーム103のパルス周期を、期間T1P以下に設定する。この場合、ゲーティングの実行周期は、電子ビーム103のパルス周期に同期させることが望ましい。
また、画像取得期間については、これを長くしたり短くしたりする必要がある場合も想定される。このような場合には、電子ビーム103のパルス幅やパルス周期を変化させることが可能なよう、検出装置(特にパルスビーム発生装置111)を構成することが望ましい。
本実施形態では、パルス電子ビーム103を照射する処理と、ゲート幅及びゲートタイミングを調整しつつパルス電流を検出する処理を、図9に示す個々の領域ごとに繰り返し行う。これにより、複数の画素からなる電流像が生成される。
(パルス電流のゲーティング方法の例)
以下、パルス電流のゲーティング方法の2つの例について説明する。第1の例では、ゲーティング装置112のゲートタイミングを、上述のように、予め定められた初期設定値に固定する。一方、第2の例では、ゲーティング装置112のゲートタイミングを、パルス電流の遅延量に応じて変化させる。
図10は、パルス電流のゲーティング方法の第1の例について説明するための波形図である。
図10では、図6と同様、電子ビーム103が配線上に照射されたタイミングが、t1で示されており、電子ビーム103の照射位置で生じたパルス電流の波形が、F1で示されている。更には、上記照射位置から高抵抗オープン箇所を通過せずにゲーティング装置112に到達したパルス電流の波形が、F2Aで示され、高抵抗オープン箇所を通過してゲーティング装置112に到達したパルス電流の波形が、F2Bで示されている。
第1の例では、電子ビーム103を上記照射位置に照射する際、ゲート幅及びゲートタイミングの初期設定値を予め算出しておく。即ち、電子ビーム103を上記配線上の端部近傍に照射した場合にパルス電流の検出量が最大量となるゲート幅及びゲートタイミングを、予め算出しておく。
そして、電子ビーム103を上記照射位置に照射した際には、ゲート幅及びゲートタイミングを初期設定値に調整しつつ、パルス電流を検出する。初期設定値は、電子ビーム103の照射位置が変化しても変化させない定数とする。
その後、制御用計算機109は、電子ビーム103の照射位置と、パルス電流の検出量とを関連付けて画像化し、電流像を生成する。当該電流像は、電子ビーム103の照射位置と、パルス電流の検出量との関係を、画像として表現したものとなる。第1の例では、電流像は例えば、パルス電流の検出量の多寡に応じて、各画素の輝度値を変調することで作成される。各画素の輝度値を変調する代わりに、各画素に色を割り当てて2次元表示させても構わない。
このように、第1の例では、パルス電流は、ゲート幅及びゲートタイミングを予め定められた初期設定値に調整しつつ検出される。これにより、パルス電流が高抵抗オープン箇所を通過しなかった場合の電流検出量と、高抵抗オープン箇所を通過した場合の電流検出量とを大きく変化させることが可能となる。その結果、高抵抗オープン箇所が、電流像が不連続に変化する箇所として電流像上に出現し、これにより高抵抗オープン箇所を特定することが可能となる。
図11は、パルス電流のゲーティング方法の第2の例について説明するための波形図である。
図11では、図10と同様、電子ビーム103が配線上に照射されたタイミングが、t1で示されており、電子ビーム103の照射位置で生じたパルス電流の波形が、F1で示されている。更には、上記照射位置から高抵抗オープン箇所を通過せずにゲーティング装置112に到達したパルス電流の波形が、F2Aで示され、高抵抗オープン箇所を通過してゲーティング装置112に到達したパルス電流の波形が、F2Bで示されている。
第2の例では、電子ビーム103を上記照射位置に照射した際、パルス電流を実際に検出し、その検出量が最大量となるよう、ゲート幅及びゲートタイミングを調整する。よって、図11に示すように、パルス電流F2Bを検出する際のゲートタイミング(ONタイミング)t2’は、パルス電流F2Aを検出する際のゲートタイミング(ONタイミング)t2よりも遅くなる。これは、OFFタイミングt3及びt3’や、ON/OFF中間タイミングt4及びt4’についても同様である。図11では、タイミングt2’,t3’,t4’とタイミングt2,t3,t4との差が、wで示されている。
よって、パルス電流F2Aは、その検出量が最大値となるよう、ゲートタイミングをt2に調整しつつ検出され、パルス電流F2Bは、その検出量が最大値となるよう、ゲートタイミングをt2’に調整しつつ検出される。
その後、制御用計算機109は、電子ビーム103の照射位置と、ゲーティング装置112のゲートタイミングとを関連付けて画像化し、電流像を生成する。当該電流像は、電子ビーム103の照射位置と、ゲーティング装置112のゲートタイミングとの関係を、画像として表現したものとなる。第2の例では、電流像は例えば、ゲートタイミングの値に応じて、各画素の輝度値を変調することで作成される。各画素の輝度値を変調する代わりに、各画素に色を割り当てて2次元表示させても構わない。
このように、第2の例では、パルス電流は、パルス電流の検出量が最大量となるよう、ゲート幅及びゲートタイミングを調整しつつ検出される。そして、電子ビーム103の照射位置と、ゲーティング装置112のゲートタイミングとを関連付けて画像化し、電流像を生成する。その結果、電流像上では、正常箇所では電流像が連続的に変化し、高抵抗オープン箇所では電流像が不連続に変化することとなる。これにより、高抵抗オープン箇所を特定することが可能となる。
なお、第2の例では、ゲート幅は、電子ビーム103の照射位置によらず一定としてもよいし、電子ビーム103の照射位置に応じて変化させてもよい。前者の場合、パルス電流の検出は、ゲート幅を固定値に調整する共に、パルス電流の検出量が最大量となるようゲートタイミングを調整しつつ行われる。後者の場合、パルス電流の検出は、パルス電流の検出量が最大量となるよう、ゲート幅及びゲートタイミングを調整しつつ行われる。
また、第2の例では、調整されたゲートタイミングそのものを画像化する代わりに、調整されたゲートタイミングと正常時のゲートタイミングとの差を画像化してもよい。パルス電流がF2Aの場合の上記タイミング差は、0(=t2−t2)となり、パルス電流がF2Bの場合の上記タイミング差は、w(=t2’−t2)となる。
このようにゲートタイミングの差を画像化する場合、電流像上では、正常箇所では電流像が一様となり、高抵抗オープン箇所では電流像が不連続に変化することとなる。一方、ゲートタイミングそのものを画像化する場合、電流像上では、正常箇所では電流像が連続的に変化し、高抵抗オープン箇所では電流像が不連続に変化することとなる。
また、第1の例では、ゲート幅及びゲートタイミングが初期設定値に固定されるため、電流像上では、第2の例の場合と同様に、正常箇所では電流像が連続的に変化し、高抵抗オープン箇所では電流像が不連続に変化することとなる。
以上のように、本実施形態では、パルス電流は、ゲーティング装置112のゲートの開閉を調整しつつ検出される。そして、電流像は、電子ビーム103の照射位置と、パルス電流に関するパラメータとの関係を画像化することで作成される。上記の第1及び第2の例では、このようなパラメータの例として、パルス電流の検出量と、パルス電流をゲーティングする際のゲートタイミングを挙げたが、当該パラメータは、これらの例に限られるものではない。本実施形態では、以上のような処理により、高抵抗オープン箇所を特定することが可能となる。
なお、実際の半導体装置107では、電子ビーム103の照射位置に生じるパルス電流の電流量が、多層配線構造の配線層ごとに異なる場合がある。この場合、当該パルス電流を検出する際のゲート幅及びゲートタイミングは、層間で同じであっても、当該パルス電流に対応する画素の輝度は、層間で異なってしまう。この場合、電流値を画像化する場合には、電流像が層の違いの影響を受けてしまうのに対し、第2の例のように、ゲートタイミングを画像化する場合には、電流像が層の違いの影響を受けずに済むというメリットがある。
(ゲート幅及びゲートタイミングの調整方法の例)
ここで、電子ビーム103を点Y0(図7)に照射した際に、パルス電流の検出量が最大量となるよう、ゲート幅及びゲートタイミングを調整する方法の例について説明する。本方法は、図11に示す第2の例において、パルス電流F2Aやパルス電流F2Bを検出する際のゲート幅及びゲートタイミングの調整にも適用可能である。
図12は、ゲート幅及びゲートタイミングを調整する方法の例について説明するための波形図である。
まず、図12(A)に示すように、ゲートを開くタイミングの仮値tAと、ゲートを閉じるタイミングの仮値tBを設定する。この際、tB−tAは、ゲーティング装置112に到達するパルス電流のパルス幅よりも短い値、例えば、到達するパルス電流のパルス幅の半分程度に設定する。また、tA及びtBは、上記のtB−tAの設定の下、パルス電流の検出量が最大量となるタイミングに設定する。なお、パルス電流のパルス幅は、予めオシロスコープ等で観測することにより、入射パルス幅に対する大まかな値を求めておくことで判断可能である。
A及びtBの設定が決まったら、図12(B)に示すように、ゲート幅を広げる。ゲート幅は、パルス電流の検出量が増えなくなり始めるまで広げる。そして、ゲート幅を広げた後、tAの移動先のタイミングを、ゲートを開くタイミングt2に設定し、tBの移動先のタイミングを、ゲートを閉じるタイミングt3に設定する。なお、タイミングt2及びt3の設定は例えば、仮値tA及びtBの中心時刻である(tA+tB)/2の値を固定しつつ、ゲート幅を広げるよう仮値tA及びtBを変化させることで行う。
その結果、図12(B)に示すゲート幅及びゲートタイミングは、パルス電流の検出量が最大量となる幅及びタイミングに設定される。
以上のように、本実施形態では、配線上に電子ビーム103をパルス化して照射し、これにより配線内に生じた電流を、ゲーティング装置112のゲートの開閉を調整しつつ、吸収電流アンプ105により検出する。これにより、高抵抗オープン箇所の両側における電流像を不連続に変化させることが可能となる。よって、本実施形態によれば、高抵抗オープン箇所の特定を可能にすることができる。
なお、本実施形態は、半導体装置107の検査に適用する代わりに、配線を有するその他の電子部品に適用しても構わない。このような電子部品の例としては、液晶パネル等が挙げられる。
また、本実施形態の検査を適用する半導体装置107は、プローブ針を当てることが可能であれば、ウェハの状態の半導体装置107でも、チップに割断された状態の半導体装置107でも構わない。
以上、本発明の具体的な態様の例を、本発明の実施形態により説明したが、本発明は、当該実施形態に限定されるものではない。
101 電子銃
102 偏向装置
103 電子ビーム
104 真空試料室
105 吸収電流アンプ
106 電流検出端子
107 半導体装置
108 偏向制御装置
109 制御用計算機
110 表示装置
111 パルスビーム発生装置
112 ゲーティング装置
113 ゲーティング調整装置
201 加速電圧
202 電気抵抗
203 定電流源

Claims (7)

  1. 電子部品の検査方法であって、
    電流検出端子にゲーティング装置を介して接続された電流検出器を用意し、
    前記電子部品における故障発生が疑われる配線に、前記電流検出端子を接続し、
    前記配線上に、電子ビームをパルス化して照射し、
    前記電子ビームを前記配線に照射した際に生じた電流を、前記ゲーティング装置のゲートの開閉を調整しつつ、前記電流検出器により検出する、
    ことを特徴とする電子部品の検査方法。
  2. 更に、前記電子ビームの照射位置と、前記電流検出器により検出された前記電流と、の関係を画像として表現した電流像を生成する、
    ことを特徴とする請求項1に記載の電子部品の検査方法。
  3. 前記電子ビームのパルス幅は、前記電子ビームが前記電流像の1画素分の領域に滞留する期間よりも短く設定される、
    ことを特徴とする請求項2に記載の電子部品の検査方法。
  4. 前記電子ビームにより生じた前記電流は、前記ゲートのゲート幅及びゲートタイミングを調整しつつ検出される、
    ことを特徴とする請求項1から3のいずれか1項に記載の電子部品の検査方法。
  5. 前記電子ビームにより生じた前記電流は、前記ゲートタイミングを、前記電子ビームの照射位置に依存しないタイミングに調整しつつ検出され、
    前記電流像は、前記電子ビームの照射位置と、前記電流の検出量との関係を画像として表現したものであることを特徴とする請求項2に記載の電子部品の検査方法。
  6. 前記電子ビームにより生じた前記電流は、前記電流の検出量が最大値となるよう、前記ゲートタイミングを前記電流の検出値に基づいて調整しつつ検出され、
    前記電流像は、前記電子ビームの照射位置と、前記電流の検出量が最大値となる前記ゲートタイミングとの関係を画像として表現したものであることを特徴とする請求項2に記載の電子部品の検査方法。
  7. 電子部品の検査装置であって、
    前記電子部品における故障発生が疑われる配線に接続するための電流検出端子と、
    前記電流検出端子に接続されており、前記配線に生じた電流を検出する電流検出器と、
    前記電流検出端子と前記電流検出器との間に設けられ、前記電流を通過させるか否かをゲートの開閉により切り替えるゲーティング装置と、
    電子ビームを生成する電子銃と、
    前記電子ビームをパルス化するパルスビーム発生装置と、
    パルス化された前記電子ビームを前記配線に照射した際に生じた電流を前記電流検出器により検出する際に、前記ゲーティング装置の前記ゲートの開閉を調整するゲーティング調整装置と、
    を備えることを特徴とする電子部品の検査装置。
JP2010048842A 2010-03-05 2010-03-05 電子部品の検査方法及び検査装置 Expired - Fee Related JP5356284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010048842A JP5356284B2 (ja) 2010-03-05 2010-03-05 電子部品の検査方法及び検査装置
US12/887,420 US8704528B2 (en) 2010-03-05 2010-09-21 Method and apparatus for inspecting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048842A JP5356284B2 (ja) 2010-03-05 2010-03-05 電子部品の検査方法及び検査装置

Publications (2)

Publication Number Publication Date
JP2011185633A true JP2011185633A (ja) 2011-09-22
JP5356284B2 JP5356284B2 (ja) 2013-12-04

Family

ID=44530794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048842A Expired - Fee Related JP5356284B2 (ja) 2010-03-05 2010-03-05 電子部品の検査方法及び検査装置

Country Status (2)

Country Link
US (1) US8704528B2 (ja)
JP (1) JP5356284B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020003458A1 (ja) * 2018-06-28 2020-01-02 株式会社日立ハイテクノロジーズ 半導体検査装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128409A (ja) * 1993-11-08 1995-05-19 Advantest Corp 荷電粒子試験装置及び半導体集積回路試験装置
JP2000124276A (ja) * 1998-10-21 2000-04-28 Nec Corp 試料検査装置および方法
JP2002368049A (ja) * 2001-06-11 2002-12-20 Hitachi Ltd 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
JP2008041757A (ja) * 2006-08-02 2008-02-21 Nec Electronics Corp 半導体検査装置および半導体検査方法
JP2008270632A (ja) * 2007-04-24 2008-11-06 Fujitsu Ltd 検査装置および検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
EP0652444A1 (en) * 1993-11-08 1995-05-10 Advantest Corporation Method and apparatus for forming a potential distribution image of a semiconductor integrated circuit
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
JP2006105960A (ja) * 2004-09-13 2006-04-20 Jeol Ltd 試料検査方法及び試料検査装置
JP4467588B2 (ja) 2007-02-28 2010-05-26 株式会社日立ハイテクノロジーズ 試料検査装置及び吸収電流像の作成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128409A (ja) * 1993-11-08 1995-05-19 Advantest Corp 荷電粒子試験装置及び半導体集積回路試験装置
JP2000124276A (ja) * 1998-10-21 2000-04-28 Nec Corp 試料検査装置および方法
JP2002368049A (ja) * 2001-06-11 2002-12-20 Hitachi Ltd 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
JP2008041757A (ja) * 2006-08-02 2008-02-21 Nec Electronics Corp 半導体検査装置および半導体検査方法
JP2008270632A (ja) * 2007-04-24 2008-11-06 Fujitsu Ltd 検査装置および検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020003458A1 (ja) * 2018-06-28 2020-01-02 株式会社日立ハイテクノロジーズ 半導体検査装置
JPWO2020003458A1 (ja) * 2018-06-28 2021-07-08 株式会社日立ハイテク 半導体検査装置
JP7159312B2 (ja) 2018-06-28 2022-10-24 株式会社日立ハイテク 半導体検査装置
US11719746B2 (en) 2018-06-28 2023-08-08 Hitachi High-Tech Corporation Semiconductor inspection device

Also Published As

Publication number Publication date
US20110215812A1 (en) 2011-09-08
JP5356284B2 (ja) 2013-12-04
US8704528B2 (en) 2014-04-22

Similar Documents

Publication Publication Date Title
JP7159312B2 (ja) 半導体検査装置
JP2006105960A (ja) 試料検査方法及び試料検査装置
US7989766B2 (en) Sample inspection apparatus
JP2008211111A (ja) 試料検査装置及び吸収電流像の作成方法
KR102032071B1 (ko) 회로 검사 방법 및 시료 검사 장치
JP5227902B2 (ja) 荷電粒子顕微鏡装置及び荷電粒子ビーム制御方法
JP5356284B2 (ja) 電子部品の検査方法及び検査装置
JP2008166702A (ja) 荷電粒子ビーム装置
WO2011092770A1 (ja) 荷電粒子線装置
JPH09265931A (ja) 画像取得装置及び方法
JP5296751B2 (ja) 試料検査装置及び吸収電流像の作成方法
EP0667535A2 (en) Electron beam tester and testing method using the same
JP4684690B2 (ja) 走査レーザsquid顕微鏡を用いた検査方法および装置
JP2006337203A (ja) 位置出し方法と装置
KR102234251B1 (ko) 동적인 응답 해석 프로버 장치
US6549868B2 (en) Semiconductor device test system and test method
JP2005347773A (ja) 試料検査装置
JP2006267029A (ja) 複数の関連する検査結果等を同一の画面で同時に表示する検査装置
JP2011043346A (ja) 半導体デバイス検査方法及び装置
JP2008286658A (ja) 半導体検査装置及びそれを用いた半導体検査方法
US20110025340A1 (en) Semiconductor device analyzer and semiconductor device analysis method
JPH11195684A (ja) 半導体集積回路の断線故障検出装置及びその方法並びにその制御プログラムを記録した記録媒体
JP2000046920A (ja) 半導体集積回路の故障解析方法
JPH06324123A (ja) 電子ビームテスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

LAPS Cancellation because of no payment of annual fees