CN109001614A - 一种3d集成电路硅通孔故障检测系统及检测方法 - Google Patents

Abstract

本发明公开的一种3D集成电路故障测试系统及其测试诊断方法，包括电容，电容的上极板连接有由多个支路并联组成的第一开关，电容的上极板还连接第二开关和源极跟随器；电容的下极板接地。通过电容的上极板TSV施加电压信号，源极跟随器读出电压信号，根据电压信号降低的大小来判断TSV是否正常。本发明能够分析TSV电学特性，实现对TSV开路和短路缺陷的测试、定位和分级。电路结构简单，无需外接参考电压及测试电路。本发明采用同一套检测电路，通过测试模式设置，可完成对TSV的短路、开路故障检测，尤其是可以实现对于高密度TSV阵列的在线测试和诊断。

Description

一种3D集成电路硅通孔故障检测系统及检测方法

技术领域

本发明属于集成电路测试技术领域，涉及一种3D集成电路硅通孔故障检测系统及检测方法。

背景技术

基于TSV的三维集成是实现未来高性能集成电路的关键技术；TSV测试是制约三维集成电路产业化发展的瓶颈点。第一，TSV制造的阶段由于工艺或污染等原因会出现缺陷或瑕疵，导致电路产生不同类型和不同程度的故障，然而现有技术中没有实用的测试方法和工具对故障TSV进行在线检测。第二，随着三维集成电路集成度的提高，TSV技术将在垂直方向堆叠层数、硅晶圆片厚度、硅通孔直径、引脚间距等方面向微细化方向发展；如垂直方向上堆叠层数由3～7层裸芯片堆叠增至14层裸芯片的堆叠，硅晶圆片厚度由20～50μm减薄至8μm，硅通孔的直径由4.0μm缩小至1.6μm以下，引脚间距由10μm缩小至3.3μm，因此，三维集成电路集成度的提高增加对大规模、高密度TSV阵列的测试的难度。第三，随着TSV密度的增大，临近TSV之间的耦合增加，特别当三维集成电路工作频率提高到毫米波或亚毫米波段时，TSV寄生参量的影响明显，TSV作为高速信道的信号完整性，TSV的测试需更加准确、完善。

已有文献中针对TSV缺陷的检测方法主要包括探针测试(probing)和基于可测性设计(Design for test,DFT)两种方法。

探针测试方法通过直接测量TSV的电学参数以实现故障测试。现有的垂直探针的最小中心距为35μm，而高密度的TSV阵列中硅通孔直径约为4.0μm～1.6μm，间距在10～3.3μm甚至更小。探针尺度与被测TSV尺度的失配使高密度TSV阵列的测试难度增加；现有技术中采用探针板实现TSV到探针的过渡解决尺度失配问题，但是该方法的探针板连接多个TSV，无法对于故障TSV进行定位；且该方法测试成本高昂。

基于可测性设计的方法通过改变三维集成电路内部设计提高测试性的结构，对TSV的电学特性进行测试分析实现故障测试。例如测试TSV的RC延迟时间或模拟的放大器检测TSV故障或将待测TSV上的电压与参考电压进行对比判断故障等，这些方法通常需要设置参考电压，且只能区分大于或小于阈值电压两种状态，测试准确性很低。还有文献提出全数字基于环路振荡器的BIST结构、基于信号反弹的BIST测试结构等，这些方法通常需要将测试电路做在被测芯片内并占用较大面积，而高密度TSV阵列的面积资源非常有限，对于大规模、高密度TSV阵列的测试难度很大。

发明内容

本发明的目的在于提供一种3D集成电路硅通孔故障检测系统，能够对大规模、高密度TSV阵列进行检测，结构简单、面积小、成本低。

本发明的另一目的一种3D集成电路硅通孔故障检测方法，能够快速在线检测，且能对故障进行分类、定位和分级，准确性高。

本发明所采用的技术方案是：一种3D集成电路硅通孔故障检测系统，包括电容，电容的上极板连接有由多个支路并联组成的第一开关，电容的上极板还连接第二开关和源极跟随器；电容的下极板接地。

本发明所采用的另一技术方案是，一种3D集成电路硅通孔故障检测方法，按照以下步骤实施：

步骤1：设电容的上极板的电压为V_DD，电容的下极板接地电压为V_set；

步骤2：接通电源，断开第一开关，第二开关导通；导通第一开关其中一个支路，第二开关断开；

步骤3：源极跟随器读出电容的上极板的电压信号，根据读出的电压信号来判断TSV是否出现故障。

本发明的另一特点还在于，

步骤3中，判断TSV故障的具体方式为：

(1)若源极跟随器读出的电压持续变小，则TSV存在短路检测故障；

(2)若源极跟随器读出的电压持续变小下降至V_set，则TSV存在开路检测故障；

(3)若源极跟随器读出的电压保持高电位，则短路检测TSV正常；

(4)若源极跟随器读出的电压迅速减小下降至V_set，则开路检测TSV正常。

本发明的有益效果是：提供的一种3D集成电路硅通孔故障检测系统及检测方法，通过电容的上极板TSV施加电压信号，源极跟随器读出电压信号，根据电压信号降低的大小来判断TSV是否正常。本发明能够分析TSV电学特性，实现对TSV开路和短路缺陷的测试、定位和分级。电路结构简单，无需外接参考电压及测试电路。本发明采用同一套检测电路，通过测试模式设置，可完成对TSV的短路、开路故障检测，尤其是可以实现对于高密度TSV阵列的在线测试和诊断。

附图说明

图1是本发明本发明一种3D集成电路硅通孔故障检测系统及检测方法的电路模型图；

图2是本发明一种3D集成电路硅通孔故障检测系统及检测方法的电路图；

图3是本发明一种3D集成电路硅通孔故障检测系统及检测方法单元柱TSV的结构示意图；

图4是本发明一种3D集成电路故障测试系统及其测试诊断方法的多个TSV检测电路图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明提供了一种3D集成电路硅通孔故障检测系统，包括电容，电容的上极板连接有由多个支路并联组成的第一开关，电容的上极板还连接第二开关和源极跟随器；所述电容的下极板接地。

一种3D集成电路硅通孔故障检测方法，按照以下步骤实施：

步骤1：设电容C_S的上极板的电压为V_DD，电容C_S的下极板接地电压为Vset；

步骤2：接通电源，断开第一开关，第二开关导通；导通第一开关其中一个支路，第二开关断开；

步骤3：源极跟随器读出电容C_S的上极板的电压信号，根据读出的电压信号来判断TSV是否出现故障。

步骤3中，判断TSV故障的具体方式为：

(1)若源极跟随器读出的电压持续变小，则TSV存在短路检测故障；

(2)若源极跟随器读出的电压持续变小下降至V_set，则TSV存在开路检测故障；

(3)若源极跟随器读出的电压保持高电位，则短路检测TSV正常；

(4)若源极跟随器读出的电压迅速减小下降至V_set，则开路检测TSV正常。

实施例一

本发明提供了一种3D集成电路硅通孔故障检测系统，如图1所示，第一开关SW1和电容C_S，所述第一开关SW1连接电容C_S的上极板FD，电容C_S的上极板FD连接有第二开关SW2和源极跟随器SF，电容C_S的下极板接地。

如图2所示，TSV包括金属导电圆柱，金属导电圆柱的外壁涂覆有一层绝缘层。TSV的缺陷是加工过程中由于工艺可能存在的不稳定性引起的。正常的TSV硅片通过侧壁的绝缘层与衬底绝缘，金属导电圆柱的A端和B端，导电性好，具有低阻特征。若TSV存在绝缘层击穿或缺陷，TSV的金属导电圆柱穿过绝缘层，这种缺陷通常被称为短路缺陷；TSV中的金属导电圆柱出现空洞或者是断层，A、B端间的电阻增加，这个阻值大到一定值，TSV就不能正确传输信号，这一种缺陷通常被称为开路缺陷。

如图3所示，单圆柱型TSV对应的电路特性图，在该图中，TSV正常情况下R_open为0，R_short为无穷大；出现开路故障时，R_open值变大，R_short依然为无穷大；出现短路故障时，R_open值为0，R_short变小；如果同时出现开路和短路故障，R_open值变大，R_shord值变小。

如图1及图3所示，对单个TSV进行检测，一种3D集成电路硅通孔故障检测方法，具体电路检测方法，

(1)短路检测

步骤1.1：电容C_S的上极板FD接通电源电压设为V_DD，电容C_S的下极板接地电压设为Vset。第一开关SW1断开，第二开关SW2导通，接通电源，电路通过第二开关SW2对电容上极板FD充电，电容上极板FD电位升高；

步骤1.2：第二开关SW2断开，第一开关SW1导通，电容C_S的下极板接地电压Vset悬空。此时，若TSV正常，由于电容上极板FD的电荷没有放电通道，电容上极板FD保持高电位；若存在侧壁短路，TSV内部就会形成对地放电的通路，将电容上极板FD的电位拉低。通过设计电路参数控制放电时间，将放电稳定后的电容上极板FD的电位，通过源极跟随器SF读出，即可判断TSV的侧壁是否存在短路。

(2)开路检测

步骤2.1：第一开关SW1断开，第二开关SW2导通，电路通过第二开关SW2对电容上极板FD充电，电容上极板FD电位升高；

步骤2.2：第二开关SW2断开，第一开关SW1导通，设置电容的下极板接地电压V_set小于电容的上极板电压V_DD，此时，若TSV正常，R_open很小，由于TSV两端存在电压差，就会形成放电电流，电容上极板FD点的电压迅速下降至V_set；若TSV存在开路故障，R_open增大，放电电流变小，电容上极板FD的下降幅度减小。通过设计电路参数控制放电时间，源极跟随器SF将电容上极板FD的电位读出，根据读出的电压值，可以对TSV电阻特性进行表征。

实施例2

TSV故障响应电信号读出阵列实施方案，具体如下：

读出电路的中的电容Cs值对放电时间影响很大，电容Cs值越大，读出电路就可以区分出更宽范围的TSV电阻特性。当电容Cs的值足够大时，能够对没有故障的TSV的电阻特性进行评价；但是，由于片内电容Cs占用面积较大，很难在有限的面积中集成大的电容。

为了解决对多个TSV进行检测，减少片内电容占用面积大，在有限的面积中集成大电容，将电容Cs共用，如图4中所示，给出了一个电路的示例；对于高密度的TSV阵列(假设有i个TSV)，每个TSV的一端通过各自对应的MOS开关(由Rst_n<i>控制)接入电容Cs的上极板FD，Rst_n<i>信号控制的MOS开关相当于图3中的SW1的作用，Rst信号控制的MOS开关相当于图3中SW2的作用。每个TSV的另一个端施加电压Vset。即将n个待测的TSV通过n个开关(Rst_n<i>信号控制)并联接在一个共用的电容Cs上，充电时n个TSV通路利用Rst_n<i>信号全部关断，放电时只选择其中一个导通，这时电容C_S的上极板FD的电荷就会通过被选通的TSV放电。然后Rst复位，选择下一个TSV放电，以此类推，n个时钟周期后，所以TSV诊断完毕。根据系统对速度和诊断评价范围的要求，确定共用一个电容及读出电路的TSV数量。同时可在每一组读出电路之间建立开关网络，可以根据系统需求，配置共用电容大小。

实施例3

读出电信号阵列装置与TSV位置匹配实施方案

由于TSV的尺度和间距很小，采用电极点阵读取高密度TSV通孔的电信号，具体为：采用与待测TSV通用的工艺设计响应电信号读出电路阵列，在TSV制备的同时，完成读出阵列的制备。在读出电路阵列的顶层设计电极点阵，该点阵采用与高密度TSV阵列相同的版图布局。测试时，采用现有生产线上已有对准技术，就可实现实时在线TSV故障的测试诊断。电极板给TSV施加电信号，利用基于电荷充放电的TSV响应电信号读出电路从TSV的下端电极读出响应信号，分析TSV电学特性实现开路和短路缺陷的测试、定位和分级。电路结构简单，无需外接参考电压及测试电路。采用同一套检测电路，通过测试模式设置，可完成对TSV的短路、开路故障检测，尤其是可以实现对于高密度TSV阵列的在线测试和诊断。一方面，为提高3D IC的成品率提供必要的测试方法，另一方面，通过对TSV的电阻特性进行统计，从而为TSV制作工艺的质量管理提供参考。

通过上述方式，本发明的一种3D集成电路硅通孔故障检测系统及检测方法，通过电容的上极板TSV施加电压信号，源极跟随器读出电压信号，根据电压信号降低的大小来判断TSV是否正常。本发明能够分析TSV电学特性，实现对TSV开路和短路缺陷的测试、定位和分级。电路结构简单，无需外接参考电压及测试电路。本发明采用同一套检测电路，通过测试模式设置，可完成对TSV的短路、开路故障检测，尤其是可以实现对于高密度TSV阵列的在线测试和诊断。一方面，为提高3D IC的成品率提供必要的测试方法，另一方面，通过对TSV的电阻特性进行统计，从而为TSV制作工艺的质量管理提供参考。

Claims (3)

1.一种3D集成电路硅通孔故障检测系统，其特征在于，包括电容，所述电容的上极板连接有由多个支路并联组成的第一开关，所述电容的上极板还连接第二开关和源极跟随器；所述电容的下极板接地。

2.一种3D集成电路硅通孔故障检测方法，其特征在于，按照以下步骤实施：

步骤1：设电容的上极板的电压为V_DD，电容的下极板接地电压为V_set；

步骤2：接通电源，断开第一开关，第二开关导通；导通第一开关其中一个支路，第二开关断开；

步骤3：源极跟随器读出电容的上极板的电压信号，根据读出的电压信号来判断TSV是否出现故障。

3.权利要求1所述的一种3D集成电路硅通孔故障检测方法，其特征在于，所述步骤3中，判断TSV故障的具体方式为：

(1)若源极跟随器读出的电压持续变小，则TSV存在短路检测故障；

(2)若源极跟随器读出的电压持续变小下降至V_set，则TSV存在开路检测故障；

(3)若源极跟随器读出的电压保持高电位，则短路检测TSV正常；

(4)若源极跟随器读出的电压迅速减小下降至V_set，则开路检测TSV正常。