CN110494965A - 检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序 - Google Patents

检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序 Download PDF

Info

Publication number
CN110494965A
CN110494965A CN201880023358.2A CN201880023358A CN110494965A CN 110494965 A CN110494965 A CN 110494965A CN 201880023358 A CN201880023358 A CN 201880023358A CN 110494965 A CN110494965 A CN 110494965A
Authority
CN
China
Prior art keywords
wafer
measured device
display
tester
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880023358.2A
Other languages
English (en)
Other versions
CN110494965B (zh
Inventor
内田伸
加贺美徹也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floating Corp
Original Assignee
Floating Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floating Corp filed Critical Floating Corp
Publication of CN110494965A publication Critical patent/CN110494965A/zh
Application granted granted Critical
Publication of CN110494965B publication Critical patent/CN110494965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

检查系统(100)具备探测器(200)和测试器(300)。测试器(300)具有：多个测试器模块板(33)，所述多个测试器模块板(33)搭载有与多个DUT对应的多个LSI；以及测试器控制部(35)，其具有显示部(44)和晶圆图描绘应用程序(60)，该显示部(44)显示表示出多个DUT的检查结果以及/或者测试器(300)的自我诊断结果的晶圆图，该晶圆图描绘应用程序(60)描绘要显示于显示部(44)的晶圆图，其中，晶圆图描绘应用程序(60)针对多个DUT的各DUT分等级地显示检查结果以及/或者自我诊断结果，并且将晶圆图中的多个DUT的各DUT与搭载于多个测试器模块板(33)的多个LSI的各LSI建立关联。

Description

检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序
技术领域
本发明涉及一种对半导体晶圆进行检查的检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序。
背景技术
在半导体器件的制造工艺中，在半导体晶圆(以下简单地记为晶圆)的所有工艺结束的阶段，对形成于晶圆的多个器件(Device Under Test：被测器件；DUT)进行各种电气检查。一般来说，进行这样的电气检查的检查系统具有：探测器，其具有晶圆载置台和晶圆搬送系统，并且安装有探针卡，该探针卡具有与形成于晶圆的器件接触的探针；以及测试器，其用于向器件提供电信号来检查器件的各种电气特性。
关于这样的检查系统，已知如下一种技术：针对每个项目和每个DUT进行检查，在晶圆图中显示DUT的检查结果、即DUT是“合格”(PASS)还是“不合格”(NG)(例如专利文献1)。
专利文献1：日本特开2011-210775号公报
发明内容
发明要解决的问题
另外，这样的检查系统具有不仅获取器件的电气特性还获取与DUT之间的接触电阻、泄漏电流之类的自我诊断数据来进行自我诊断的自我诊断功能。在由于测试器的故障而导致检查结果、自我诊断结果为失败(FAIL)的情况下，能够根据该结果进行测试器的故障分析。但是，在进行这样的测试器的故障分析的情况下，不存在以容易获知测试器的哪个部分发生了故障的方式进行显示的单元，导致花费时间进行故障分析。另外，如果即使没有发生故障也能够预测故障，则能够使由于故障引起的装置的停机时间减少，但不存在与测试器的故障预测有关的技术。
因而，本发明的课题在于提供一种能够在短时间内进行测试器的故障分析并且还能够进行故障预测的技术。
根据本发明的第一观点，提供一种检查系统，该检查系统的特征在于，具备：探测器，其具有载置台、搬送部以及探针卡，其中，所述载置台用于保持形成有多个DUT的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个DUT的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个DUT提供电信号，来检查所述DUT的电气特性，其中，所述测试器具有：多个测试器模块板，所述多个测试器模块板搭载有与所述多个DUT的各DUT对应的多个大规模集成电路(LSI)；以及控制部，其具有显示部和晶圆图描绘应用程序，该显示部显示表示出所述多个DUT的检查结果以及/或者所述测试器的自我诊断结果的晶圆图，该晶圆图描绘应用程序描绘要显示于所述显示部的所述晶圆图，其中，所述晶圆图描绘应用程序在所述晶圆图中的所述多个DUT的各DUT的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个DUT的各DUT的显示部分与搭载于所述多个测试器模块板的所述多个LSI的各LSI建立关联。
在上述第一观点中，也可以是，所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的DUT显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的LSI对应的DUT的检查结果以及/或者自我诊断结果；或者具有以下功能：对所述晶圆图的DUT显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的LSI对应的DUT的所述检查结果以及/或者所述自我诊断结果，或者具有以下功能：对所述晶圆图的DUT显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的LSI对应并且与选择出的编号的LSI对应的DUT的检查结果以及/或者自我诊断结果。
另外，也可以是，所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的DUT显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的LSI对应的DUT的所述检查结果以及/或者所述自我诊断结果的功能。
所述晶圆图描绘应用程序具有：晶圆图描绘控制部，在描绘要显示于所述显示部的所述晶圆图时，该晶圆图描绘控制部对描绘进行控制；以及晶圆图描绘信息记述部，其记述有以下信息：描绘所述晶圆图时的各DUT的显示颜色、DUT数量、各DUT与晶圆图上的坐标之间的关联、以及DUT与测试器模块板的编号及LSI编号之间的关联，其中，所述晶圆图描绘控制部能够构成为：基于所述晶圆图描绘信息记述部的信息来描绘晶圆图。
根据本发明的第二观点，提供一种晶圆图显示器，该晶圆图显示器在检查系统中显示晶圆图，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，其中，所述载置台用于保持形成有多个DUT的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个DUT的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个DUT提供电信号，来检查所述DUT的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个DUT的各DUT对应的多个LSI，所述晶圆图显示器的特征在于，具有：显示部，其显示表示出所述多个DUT的检查结果以及/或者所述测试器的自我诊断结果的晶圆图；以及晶圆图描绘应用程序，其描绘要显示于所述显示部的所述晶圆图，其中，所述晶圆图描绘应用程序在所述晶圆图中的所述多个DUT的各DUT的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个DUT的各DUT的显示部分与搭载于所述多个测试器模块板的所述多个LSI的各LSI建立关联。
根据本发明的第三观点，提供一种晶圆图显示方法，该晶圆图显示方法用于在检查系统中将晶圆图显示于显示部，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，所述载置台用于保持形成有多个DUT的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个DUT的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个DUT提供电信号，来检查所述DUT的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个DUT的各DUT对应的多个LSI，所述晶圆图表示出所述多个DUT的检查结果以及/或者所述测试器的自我诊断结果，所述晶圆图显示方法的特征在于，在描绘要显示于所述显示部的所述晶圆图时，在所述晶圆图中的所述多个DUT的各DUT的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个DUT的各DUT的显示部分与搭载于所述多个测试器模块板的所述多个LSI的各LSI建立关联，根据所述晶圆图中显示的所述检查结果以及/或者所述自我诊断结果，来进行所述测试器的故障分析或故障预测。
根据本发明的第四观点，提供一种计算机程序，用于在检查系统中将晶圆图显示于显示部，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，所述载置台用于保持形成有多个DUT的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个DUT的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个DUT提供电信号，来检查所述DUT的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个DUT的各DUT对应的多个LSI，所述晶圆图表示出所述多个DUT的检查结果以及/或者所述测试器的自我诊断结果，所述计算机程序的特征在于，具有晶圆图描绘应用程序，该晶圆图描绘应用程序用于描绘要显示于所述显示部的所述晶圆图，所述晶圆图描绘应用程序在所述晶圆图中的所述多个DUT的各DUT的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个DUT的各DUT的显示部分与搭载于所述多个测试器模块板的所述多个LSI的各LSI建立关联。
根据本发明，将晶圆图中的多个DUT的各DUT的显示部分与搭载于多个测试器模块板的多个LSI的各LSI建立关联，因此当在规定的检查以及/或者测试器的自我诊断中产生了由于测试器导致的“失败”(FAIL)的情况下，能够以视觉方式掌握测试器的故障部位，能够实现故障分析的时间缩短和工作量的削减。另外，不仅在晶圆图中反映测试器结构，还在规定的检查中在多个DUT的各DUT的显示部分分等级地显示检查结果以及/或者测试器的自我诊断结果，因此即使为“合格”(PASS)，也能够在晶圆图上分等级地显示各DUT的相对于基准值的偏离，能够根据检查结果以及/或者自我诊断结果接近“失败”的值的DUT掌握容易引发故障的测试器部分来进行故障预测。而且，通过晶圆图显示来以视觉方式进行故障预测，由此能够迅速地进行故障前的问题提取，能够在测试器发生故障前迅速地进行应对。由此，能够缩短装置的停机时间。
附图说明
图1是示意性地表示本发明的一个实施方式所涉及的检查系统的概要结构的图。
图2是表示测试器控制部的硬件结构的图。
图3是表示测试器控制部中的晶圆图描绘功能的功能框图。
图4示出由晶圆图描绘控制部描绘出的晶圆图的整体，并且示出为了进行测试器的故障分析而进行规定的检查所得到的结果。
图5是表示仅显示由晶圆图描绘控制部描绘出的晶圆图中的、与选择出的SlotNo.的测试器模块板33对应的DUT的检查结果以及/或者自我诊断结果的情况的图。
图6是表示仅显示由晶圆图描绘控制部描绘出的晶圆图中的、与选择出的LSI No.的LSI对应的DUT的检查结果以及/或者自我诊断结果的情况的图。
图7是表示在作为显示装置的显示器中显示有晶圆图的操作画面的一例的图。
具体实施方式
下面，参照附图来详细地说明本发明的实施方式。
<检查系统>
图1是示意性地表示本发明的一个实施方式所涉及的检查系统的概要结构的图。检查系统在晶圆中的所有工艺结束的阶段对形成于晶圆的多个DUT进行电气检查。
如图1所示，检查系统100具有使探针卡的探针与晶圆上的器件接触的探测器200、以及向器件提供电信号来进行电气检查的测试器300。
探测器200具有主体部21、搬送部22以及探测器控制部27。
主体部21具有：壳体23；顶板24，其构成壳体23的顶面，在该顶板24的中央形成有圆形的孔24a；探针卡25，其安装于与顶板24的孔24a对应的位置，具有多个探针(接触件)25a；以及载置台(晶圆卡盘顶)26，其在探针卡25的下方位置载置晶圆W并吸附该晶圆W。载置台26能够通过X-Y载置台机构、Z方向移动机构以及θ方向移动机构(均未图示)在X、Y、Z、θ方向上移动，从而将晶圆W定位于规定的检查位置。而且，通过使晶圆W上升，探针卡25的探针25a与多个器件的电极接触。
搬送部22具有搬送装置(未图示)，并且安装有晶圆承载件和探针卡储存器(均未图示)，利用搬送装置将晶圆W从晶圆承载件搬送至载置台26上，并且将探针卡25从探针卡储存器搬送至顶板24的下方。
探测器控制部27具有键盘、鼠标、遥控器等输入部、打印机等输出部、显示器等显示部、存储进行控制所需的信息的存储部、以及对探测器200的各构成部进行控制且具有CPU的主控制部。在进行检查时，在存储部设置存储有处理制程的存储介质，由此主控制部基于从存储介质调出的处理制程来使探测器200执行规定的处理动作。
测试器300具有壳体31、在壳体31内的底部水平地设置的测试器主板32、以立起状态安装于测试器主板32的槽的多个测试器模块板(Slot)33、用于将测试器主板32与探针卡25连接的接触块34、以及测试器控制部35。
测试器主板32经由接触块34而与探针卡25连接。
测试器模块板33根据各种测试项目向晶圆W的DUT提供电信号来进行检查，该测试器模块板33搭载有多个专用的LSI。对各测试器模块板33赋予编号(Slot No.)，对各测试器模块板33的LSI也赋予编号(LSI No.)。关于LSI No.，各板33的相同位置的LSI为相同的编号。
接触块34经由多个接触针34a及34b分别进行与测试器主板32之间的连接以及与探针卡25之间的连接。接触针34a及34b由弹簧针构成。
测试器控制部35具有本实施方式的核心功能，包括对测试器300的各构成部进行控制的计算机。图2是表示测试器控制部35的硬件结构的图。测试器控制部35具有主控制部41、键盘等输入装置42、打印机等输出装置43、显示装置44、存储装置45、外部接口46以及将它们彼此连接的总线47。主控制部41具有CPU 48、RAM 49以及ROM 50。存储装置45用于存储信息，读取可由计算机读取的存储介质51中存储的信息。存储介质51并无特别限定，但例如使用硬盘、光盘、闪存等。在控制部35的主控制部41中，CPU 48使用RAM 49作为作业区域，来执行ROM 50或存储装置45中保存的程序，由此进行测试器300的控制。另外，将ROM 50或存储装置45中保存的检查结果信息和测试器300的自我诊断结果(日志数据)在RAM 49中展开，通过CPU 48的晶圆图显示功能来制作要显示于显示装置44的晶圆图显示信息。
此外，上述的探测器控制部27也是与测试器控制部35相同的结构，所述探测器控制部27和测试器控制部35与上级控制部(未图示)连接。
图3是表示测试器控制部35的晶圆图描绘功能的功能框图。测试器控制部35具有执行晶圆图描绘功能的晶圆图描绘应用程序60，晶圆图描绘应用程序60具有晶圆图描绘控制部(晶圆图控制类)61、晶圆图描绘信息记述部(Wafermap.xml)62、晶圆图数据容器63以及显示属性收容部(DrawWaferMapAttr)64。
晶圆图描绘控制部61是表示描绘要显示于显示装置的与测试器特性有关的晶圆图时的核心作用的类，具有以下功能。
(1)将晶圆图数据容器63中保存的数据描绘为晶圆图并将该晶圆图显示于显示装置44的功能
(2)检测与在显示的晶圆图上点击的坐标位置对应的DUT的被测器件编号(DUTNo.)并对点击位置的DUT进行突出显示的功能
(3)对晶圆图的DUT显示实施过滤并且仅显示与选择出的Slot No.的测试器模块板33对应的DUT的检查结果以及/或者自我诊断结果的功能(Slot No.聚焦功能)
(4)对晶圆图的DUT显示实施过滤并且仅显示与选择出的LSI No.的LSI对应的DUT的检查结果以及/或者自我诊断结果的功能(LSI聚焦功能)
晶圆图描绘信息记述部62是记述有以下信息的xml文件(Wafermap.xml)：描绘晶圆图时所需的各DUT的显示颜色、DUT数量、各DUT与晶圆图上的坐标之间的关联、以及各DUT与测试器模块板的Slot No.及LSI No.之间的关联。在创建(在存储器上展开)晶圆图描绘控制部(晶圆图控制类)61时预先加载这些信息。
晶圆图数据容器63是从存储介质51或ROM 50中保存的检查数据以及/或者自我诊断数据中获取规定的信息来作为用于晶圆图描绘的数据的数据类。另外，显示属性收容部64是收容晶圆图的显示属性(DUT突出显示、Slot聚焦、LSI聚焦)的数据类，能够通过其设定方法来改变显示方法。晶圆图数据容器63和显示属性收容部64构成作为晶圆图描绘控制部61的描绘方法的自变量被提供的Draw，在描绘晶圆图时，晶圆图描绘控制部61从晶圆图数据容器63和显示属性收容部64中调出数据来描绘晶圆图。
图4表示由晶圆图描绘控制部61描绘出的晶圆图的整体，并且表示为了进行测试器的故障分析而进行规定的检查、例如电压测量所得到的结果。在图4中，一个方格表示一个DUT，各DUT的显示部分与测试器模块板33的LSI相关联。另外，针对每个DUT显示基于测试器300得到的检查结果以及/或者自我诊断结果的数据，用不同的颜色显示该数据相对于基准值的偏离的程度的差异。例如，分四个阶段表示测试器未发生故障的“合格”的状态，在相对于基准值的偏离小而几乎不可能发生故障的等级0中，用绿色(在图4中为中灰色)表示“合格”的状态，按照相比于等级0而言相对于基准值的偏离逐渐变大的顺序设为等级1、等级2、等级3，在等级1中用浅蓝色(在图4中为浅灰色)表示“合格”的状态，在等级2中用黄色(在图4中为点)表示“合格”的状态，在等级3中用红色(在图4中为深灰色)表示“合格”的状态。等级越升高则越接近“失败”，发生故障的可能性越高。另外，“失败”表示实际发生了故障，用黑色表示。另外，在图4中示出通过点击成为“失败”的DUT的显示部分来进行突出显示(框显示)。
图5表示仅显示出由晶圆图描绘控制部61描绘出的晶圆图中的、与选择出的SlotNo.的测试器模块板33对应的DUT的检查结果以及/或者自我诊断结果的情况(Slot No.聚焦)。与未被选择的测试器模块板33对应的DUT的检查结果以及/或者自我诊断结果实际上用灰色显示，但在图5中为了方便用白色显示。
图6表示仅显示出由晶圆图描绘控制部61描绘出的晶圆图中的、与选择出的LSINo.的LSI对应的DUT的检查结果以及/或者自我诊断结果的情况(LSI聚焦)。与未被选择的LSI No.的LSI对应的DUT的检查结果以及/或者自我诊断结果实际上用灰色显示，但在图6中为了方便用白色显示。此外，在LSI聚焦的情况下，显示各板的与相同编号的LSI对应的DUT的结果。
图7是表示在作为显示装置的显示器中显示有晶圆图的操作画面的一例的图。在图7的操作画面中，在“搜索单元名称(Search Unit Name)”的下方显示试验项目，通过点击所显示的部分的旁边，能够在多种、例如20种以上的检查中选择特定的检查，在晶圆图上显示选择出的检查的结果。
另外，在“搜索SLOT(Search SLOT)”的下方显示Slot No.，通过点击所显示的部分的旁边能够选择要显示的Slot No.，如图5所示，仅显示与选择出的Slot No.的测试器模块板对应的DUT的检查结果以及/或者自我诊断结果。通过选择“全部(All)”，来选择全部的Slot No.的测试器模块板。另一方面，在“搜索LSI(Search LSI)”的下方显示LSI No.，通过点击所显示的部分的旁边来选择要显示的LSI No.，如图6所示，仅显示与选择出的LSI No.的LSI对应的DUT的检查结果以及/或者自我诊断结果。通过选择“全部”来选择全部的LSINo.的LSI。在图7中，Slot和LSI均为“全部”，因此显示全部的DUT的检查结果以及/或者自我诊断结果。此外，图5是选择了规定的编号来作为Slot No.并且关于LSI选择了“全部”的情况，图6是关于Slot选择了“全部”并且选择了规定的编号来作为LSI No.的情况。当关于Slot No.和LSI No.这两方选择规定的编号时，仅显示与一个LSI对应的DUT的结果。例如，当选择“2”来作为Slot No.并选择“3”来作为LSI No.时，仅显示与第二个测试器模块板的第三个LSI对应的DUT的结果。
另外，在图7中示出对成为黑色的“失败”的DUT进行了点击的状态，但通过点击特定的DUT，如上述的那样对该DUT进行突出显示并且显示被点击的DUT的编号和全部的检查结果以及/或者自我诊断结果。
<检查系统的动作>
在像这样构成的检查系统100中，利用探测器200的搬送部22来安装探针卡25，接着，利用搬送部22将承载件内的晶圆W搬送至载置台26上，在将晶圆W真空吸附于载置台26上的状态下，利用测试器300对晶圆W进行电气检查。此时，探针卡25经由接触块34而与测试器主板32电连接。
在进行检查或自我诊断时，使载置台26上升来使探针卡25的探针25a与晶圆W的各DUT接触。而且，来自测试器模块板33的电信号经过主板32、接触块34、探针卡25后到达晶圆W的各DUT，并且，从DUT经过探针卡25、接触块34、测试器主板32后返回测试器模块板33。由此，实施各DUT的电气特性的检查和自我诊断。
具体地说，从测试器300对晶圆上的DUT输出电压、电流、逻辑波形等，测量来自器件的电压、电流、逻辑波形，来判断DUT的“合格”和“不合格”。另外，对探测器与DUT的接触电阻、泄漏电流之类的自我诊断项目实施测定，来判断“合格”和“不合格”。而且，将这些结果显示于晶圆图中。
另外，能够根据进行这样的检查所得到的电气特性以及/或者自我诊断结果来进行测试器300的故障分析。在本实施方式中，在考虑测试器300的结构的基础上制作晶圆图，能够在晶圆图上的各个DUT的显示部分中显示基于测试器300得到的检查结果以及/或者自我诊断结果，能够基于该结果来进行故障分析。
具体地说，在晶圆图中针对每个DUT显示基于测试器300得到的检查结果以及/或者自我诊断结果的数据，将各DUT的显示部分与测试器模块板33的LSI建立关联，并且关于针对每个DUT显示的基于测试器300得到的检查结果以及/或者自我诊断结果的数据，以对该数据的相对于基准值的偏离的程度进行颜色区别的方式示出。因此，在某个DUT成为“失败”的情况下，能够在短时间内分析多个测试器模块板33的哪个板的哪个LSI发生了故障。
另外，即使在DUT的检查结果以及/或者自我诊断结果没有成为“失败”而是“合格”的状态下，也可以在晶圆图上获知检查结果以及/或者自我诊断结果相对于基准值的偏离程度如何，因此能够根据该结果来掌握多个测试器模块板33的哪个板的哪个LSI接近“失败”，能够进行故障的预测。另外，由于能够在晶圆图上以视觉方式掌握与测试器模块板33的LSI相关联的各DUT的检查结果以及/或者自我诊断结果，因此能够在短时间内进行这样的故障的预测。
并且，对晶圆图的DUT显示实施过滤，仅显示与选择出的Slot No.的测试器模块板33对应的DUT的检查结果以及/或者自我诊断结果(Slot No.聚焦)，并且仅显示与多个板33中的规定的LSI No.的LSI对应的DUT的检查结果以及/或者自我诊断结果(LSI No.聚焦)，由此例如能够立即以视觉方式识别由于特定的测试器板模块板33的插入不良、各板的特定的编号的LSI的布线不良而发生故障或成为接近发生故障的状态等问题。由此，能够在极短的时间内进行故障分析或故障预测。
另外，通过在晶圆图显示画面上点击特定的DUT的显示部分来进行突出显示，并且确定该DUT编号，因此能够确定与该DUT相关联的测试器模块板33的LSI，能够掌握发生了故障的LSI。另外，能够显示所点击的DUT的全部的信息，因此还能够掌握在某个检查项目中成为问题的DUT的其它检查历史记录，从而能够详细地进行故障分析。
以往，在晶圆图中显示DUT的“通过”/“失败”，但以往不存在通过在晶圆图中反映测试器结构来进行测试器的故障分析的技术。在本实施方式中，在晶圆图中反映测试器结构，因此当在规定的检查、自我诊断中产生了由于测试器导致的“失败”的情况下，能够以视觉方式掌握测试器的故障部位，从而能够实现故障分析的时间缩短和工作量的削减。另外，不仅在晶圆图中反映测试器结构，在规定的检查中，即使为“通过”也能够在晶圆图上分等级地显示各DUT的相对于基准值的偏离，因此还能够根据检查结果、自我诊断结果接近“失败”的值的DUT掌握容易发生故障的测试器部分来进行故障预测。而且，通过晶圆图显示来以视觉方式进行故障预测，由此能够迅速地进行故障前的问题提取，能够在测试器发生故障前迅速地进行应对，从而能够缩短装置的停机时间。
并且，在本实施方式中，在晶圆图描绘信息记述部(Wafermap.xml)62中记述有各DUT的显示色、DUT数量、各DUT与晶圆图上的坐标之间的关联、以及各DUT与测试器的SlotNo.及LSI No.之间的关联信息，由此定义晶圆图显示颜色、DUT数量、对应Slot(测试器主板)、对应LSI等。因此，能够灵活地应对晶圆图的显示颜色的变更、DUT数量的变更等，资源的可重用性高。由此，能够削减软件开发的工作量。
<其它应用>
此外，本发明不限定为上述实施方式，在本发明的技术构思的范围内能够进行各种变形。例如，在上述实施方式中，软件只不过是一例，只要能够显示与测试器结构相关联的晶圆图即可，不限于上述实施方式。另外，检查系统的结构也不限定于上述实施方式。例如，在上述实施方式中，示出使测试器控制部的显示装置显示晶圆图的结构，但可以仅将晶圆图显示功能组装至外部的PC等，使外部的PC等显示同样的晶圆图。另外，检查系统可以包括多个探测器和多个测试器。
附图标记说明
21：主体部；22：搬送部；23：壳体；24：顶板；25：探针卡；25a：探针；26：载置台(晶圆卡盘顶)；27：探测器控制部；31：壳体；32：测试器主板；33：测试器模块板(Slot)；34：接触块；35：测试器控制部；41：主控制部；42：输入装置；43：输出装置；44：显示装置；45：存储装置；48：CPU；49：RAM；50：ROM；51：存储介质；60：晶圆图描绘应用程序；61：晶圆图描绘控制部(晶圆图控制类)；62：晶圆图描绘信息记述部(Wafermap.xml)；63：晶圆图数据容器；64：显示属性收容部(DrawWaferMapAttr)；100：检查系统；200：探针；300：测试器。

Claims (23)

1.一种检查系统，其特征在于，具备：
探测器，其具有载置台、搬送部以及探针卡，其中，所述载置台用于保持形成有多个被测器件的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个被测器件的电极接触；以及
测试器，其经由所述探针卡向所述半导体晶圆上的多个被测器件提供电信号，来检查所述被测器件的电气特性，
其中，所述测试器具有：
多个测试器模块板，所述多个测试器模块板搭载有与所述多个被测器件的各被测器件对应的多个大规模集成电路；以及
控制部，其具有显示部和晶圆图描绘应用程序，该显示部显示表示出所述多个被测器件的检查结果以及/或者所述测试器的自我诊断结果的晶圆图，该晶圆图描绘应用程序描绘要显示于所述显示部的所述晶圆图，
其中，所述晶圆图描绘应用程序在所述晶圆图中的所述多个被测器件的各被测器件的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个被测器件的各被测器件的显示部分与搭载于所述多个测试器模块板的所述多个大规模集成电路的各大规模集成电路建立关联。
2.根据权利要求1所述的检查系统，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
3.根据权利要求1所述的检查系统，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
4.根据权利要求1所述的检查系统，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应并且与选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
5.根据权利要求1至4中的任一项所述的检查系统，其特征在于，
所述晶圆图描绘应用程序具有以下功能：检测在所述晶圆图上选择出的被测器件的被测器件编号，对选择出的被测器件进行突出显示。
6.根据权利要求1至5中的任一项所述的检查系统，其特征在于，所述晶圆图描绘应用程序具有：
晶圆图描绘控制部，在描绘要显示于所述显示部的所述晶圆图时，该晶圆图描绘控制部对描绘进行控制；以及
晶圆图描绘信息记述部，其记述有以下信息：描绘所述晶圆图时的各被测器件的显示颜色、被测器件数量、各被测器件与晶圆图上的坐标之间的关联、以及被测器件与测试器模块板的编号及大规模集成电路编号之间的关联，
其中，所述晶圆图描绘控制部基于所述晶圆图描绘信息记述部的信息来描绘晶圆图。
7.一种晶圆图显示器，在检查系统中显示晶圆图，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，其中，所述载置台用于保持形成有多个被测器件的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个被测器件的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个被测器件提供电信号，来检查所述被测器件的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个被测器件的各被测器件对应的多个大规模集成电路，所述晶圆图显示器的特征在于，具有：
显示部，其显示表示出所述多个被测器件的检查结果以及/或者所述测试器的自我诊断结果的晶圆图；以及
晶圆图描绘应用程序，其描绘要显示于所述显示部的所述晶圆图，
其中，所述晶圆图描绘应用程序在所述晶圆图中的所述多个被测器件的各被测器件的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个被测器件的各被测器件的显示部分与搭载于所述多个测试器模块板的所述多个大规模集成电路的各大规模集成电路建立关联。
8.根据权利要求7所述的晶圆图显示器，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
9.根据权利要求7所述的晶圆图显示器，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
10.根据权利要求7所述的晶圆图显示器，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应并且与选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
11.根据权利要求7至10中的任一项所述的晶圆图显示器，其特征在于，
所述晶圆图描绘应用程序具有以下功能：检测在所述晶圆图上选择出的被测器件的被测器件编号，对选择出的被测器件进行突出显示。
12.根据权利要求7至11中的任一项所述的晶圆图显示器，其特征在于，所述晶圆图描绘应用程序具有：
晶圆图描绘控制部，在描绘要显示于所述显示部的所述晶圆图时，该晶圆图描绘控制部对描绘进行控制；以及
晶圆图描绘信息记述部，其记述有以下信息：描绘所述晶圆图时的各被测器件的显示颜色、被测器件数量、各被测器件与晶圆图上的坐标之间的关联、以及被测器件与测试器模块板的编号及大规模集成电路编号之间的关联，
其中，所述晶圆图描绘控制部基于所述晶圆图描绘信息记述部的信息来描绘晶圆图。
13.一种晶圆图显示方法，用于在检查系统中将晶圆图显示于显示部，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，所述载置台用于保持形成有多个被测器件的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个被测器件的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个被测器件提供电信号，来检查所述被测器件的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个被测器件的各被测器件对应的多个大规模集成电路，所述晶圆图表示出所述多个被测器件的检查结果以及/或者所述测试器的自我诊断结果，所述晶圆图显示方法的特征在于，
在描绘要显示于所述显示部的所述晶圆图时，在所述晶圆图中的所述多个被测器件的各被测器件的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个被测器件的各被测器件的显示部分与搭载于所述多个测试器模块板的所述多个大规模集成电路的各大规模集成电路建立关联，
根据所述晶圆图中表示出的所述检查结果以及/或者所述自我诊断结果，来进行所述测试器的故障分析或故障预测。
14.根据权利要求13所述的晶圆图显示方法，其特征在于，
对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
15.根据权利要求13所述的晶圆图显示方法，其特征在于，
对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
16.根据权利要求13所述的晶圆图显示方法，其特征在于，
对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应并且与选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
17.根据权利要求13至16中的任一项所述的晶圆图显示方法，其特征在于，
在所述晶圆图上选择被测器件，检测选择出的被测器件的被测器件编号，对选择出的被测器件进行突出显示。
18.一种计算机程序，用于在检查系统中将晶圆图显示于显示部，所述检查系统具有：探测器，其具有载置台、搬送部以及探针卡，所述载置台用于保持形成有多个被测器件的半导体晶圆，所述搬送部用于将半导体晶圆搬送到所述载置台，所述探针卡用于使多个探针与半导体晶圆上的多个被测器件的电极接触；以及测试器，其经由所述探针卡向所述半导体晶圆上的多个被测器件提供电信号，来检查所述被测器件的电气特性，其中，所述测试器具有多个测试器模块板，所述多个测试器模块板搭载有与所述多个被测器件的各被测器件对应的多个大规模集成电路，该晶圆图表示出所述多个被测器件的检查结果以及/或者所述测试器的自我诊断结果，所述计算机程序的特征在于，
具有晶圆图描绘应用程序，该晶圆图描绘应用程序用于描绘要显示于所述显示部的所述晶圆图，
所述晶圆图描绘应用程序在所述晶圆图中的所述多个被测器件的各被测器件的显示部分分等级地显示所述检查结果以及/或者所述自我诊断结果，并且将所述晶圆图中的所述多个被测器件的各被测器件的显示部分与搭载于所述多个测试器模块板的所述多个大规模集成电路的各大规模集成电路建立关联。
19.根据权利要求18所述的计算机程序，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
20.根据权利要求18所述的计算机程序，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
21.根据权利要求18所述的计算机程序，其特征在于，
所述晶圆图描绘应用程序具有以下功能：对所述晶圆图的被测器件显示实施过滤，仅显示与所述多个测试器模块板中的选择出的测试器模块板的大规模集成电路对应并且与选择出的编号的大规模集成电路对应的被测器件的所述检查结果以及/或者所述自我诊断结果。
22.根据权利要求18至21中的任一项所述的计算机程序，其特征在于，
所述晶圆图描绘应用程序具有以下功能：检测在所述晶圆图上选择出的被测器件的被测器件编号，对选择出的被测器件进行突出显示。
23.根据权利要求18至22中的任一项所述的计算机程序，其特征在于，所述晶圆图描绘应用程序具有：
晶圆图描绘控制部，在描绘要显示于所述显示部的所述晶圆图时，该晶圆图描绘控制部对描绘进行控制；以及
晶圆图描绘信息记述部，其记述有以下信息：描绘所述晶圆图时的各被测器件的显示颜色、被测器件数量、各被测器件与所述晶圆图上的坐标之间的关联、以及各被测器件与测试器模块板的编号及大规模集成电路编号之间的关联，
其中，所述晶圆图描绘控制部基于所述晶圆图描绘信息记述部的信息来描绘晶圆图。
CN201880023358.2A 2017-03-30 2018-02-08 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 Active CN110494965B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-067047 2017-03-30
JP2017067047A JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
PCT/JP2018/004408 WO2018179890A1 (ja) 2017-03-30 2018-02-08 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム

Publications (2)

Publication Number Publication Date
CN110494965A true CN110494965A (zh) 2019-11-22
CN110494965B CN110494965B (zh) 2022-12-23

Family

ID=63674743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023358.2A Active CN110494965B (zh) 2017-03-30 2018-02-08 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质

Country Status (6)

Country Link
US (1) US11009544B2 (zh)
JP (1) JP6815251B2 (zh)
KR (1) KR102305872B1 (zh)
CN (1) CN110494965B (zh)
TW (1) TWI744511B (zh)
WO (1) WO2018179890A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7295703B2 (ja) * 2019-05-29 2023-06-21 株式会社アドバンテスト 試験装置
WO2021044611A1 (ja) * 2019-09-06 2021-03-11 株式会社日立ハイテク レシピ情報提示システム、レシピエラー推定システム
JP7454385B2 (ja) * 2020-01-23 2024-03-22 浜松ホトニクス株式会社 ウェハ搬送ユニット及びウェハ搬送方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437508B1 (ja) * 2009-02-27 2010-03-24 株式会社アドバンテスト 試験装置
JP4487016B1 (ja) * 2009-09-10 2010-06-23 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2010225661A (ja) * 2009-03-19 2010-10-07 Tokyo Electron Ltd 針跡の判定方法及び針跡判定用プログラム
CN101996912A (zh) * 2009-08-11 2011-03-30 台湾积体电路制造股份有限公司 集成电路晶圆级测试方法、半导体装置测试系统及其方法
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
CN102280394A (zh) * 2010-06-10 2011-12-14 (株)昌盛Ace产业 Led及晶圆检查装置、以及利用上述装置的检查方法
KR20130071082A (ko) * 2011-12-20 2013-06-28 세메스 주식회사 웨이퍼 검사 설정 방법
KR20130090631A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법
US20160334461A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Generating probing map including touchdowns free of disabled probing site
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108117A (ja) * 2005-10-17 2007-04-26 Sharp Corp 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4976112B2 (ja) * 2006-11-24 2012-07-18 株式会社日立ハイテクノロジーズ 欠陥レビュー方法および装置
JP4482707B1 (ja) * 2009-07-13 2010-06-16 株式会社アドバンテスト 試験装置
JP2011210775A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
JP5825569B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
WO2014132855A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置
JP2015061021A (ja) * 2013-09-20 2015-03-30 東京エレクトロン株式会社 ウエハ検査ユニット、テストヘッド及びウエハ検査装置
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437508B1 (ja) * 2009-02-27 2010-03-24 株式会社アドバンテスト 試験装置
JP2010225661A (ja) * 2009-03-19 2010-10-07 Tokyo Electron Ltd 針跡の判定方法及び針跡判定用プログラム
CN101996912A (zh) * 2009-08-11 2011-03-30 台湾积体电路制造股份有限公司 集成电路晶圆级测试方法、半导体装置测试系统及其方法
JP4487016B1 (ja) * 2009-09-10 2010-06-23 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
CN102280394A (zh) * 2010-06-10 2011-12-14 (株)昌盛Ace产业 Led及晶圆检查装置、以及利用上述装置的检查方法
KR20130071082A (ko) * 2011-12-20 2013-06-28 세메스 주식회사 웨이퍼 검사 설정 방법
KR20130090631A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법
US20160334461A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Generating probing map including touchdowns free of disabled probing site
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统

Also Published As

Publication number Publication date
KR20190137113A (ko) 2019-12-10
WO2018179890A1 (ja) 2018-10-04
TW201903422A (zh) 2019-01-16
TWI744511B (zh) 2021-11-01
US20200064398A1 (en) 2020-02-27
JP6815251B2 (ja) 2021-01-20
CN110494965B (zh) 2022-12-23
US11009544B2 (en) 2021-05-18
JP2018170418A (ja) 2018-11-01
KR102305872B1 (ko) 2021-09-27

Similar Documents

Publication Publication Date Title
CN110494965A (zh) 检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序
US8601333B2 (en) Method of and an arrangement for testing connections on a printed circuit board
CN110046284A (zh) 芯片管理方法和系统
CN106575649A (zh) 以其他方式用于填充单元、抽头单元、解耦电容器单元、刻线和/或虚设填充的区域中的ic测试结构和/或e‑波束目标焊盘的伺机放置，以及包含相同结构的产品ic芯片
CN101561474B (zh) 可动态变更测试流程的测试方法
JP2018170418A5 (zh)
CN106646195B (zh) 基于电学法的键合丝瞬时触碰的检测方法、装置和平台
CN103995202B (zh) 一种自动信号测试方法、装置及系统
CN108693459A (zh) 用于各种电路板的双点vi曲线扫描比对故障诊断方法
CN209000871U (zh) 一种晶圆测试系统
US20220404412A1 (en) Method, arrangement and computer program product for debugging a printed circuit board
CN101430722A (zh) 测试点布设检测方法
US6895565B2 (en) Methods for predicting board test coverage
Lubaszewski et al. A pragmatic test and diagnosis methodology for partially testable MCMs
US11493549B2 (en) System and method for performing loopback test on PCIe interface
CN102778629B (zh) 自动测量pcb上所安装电子电路装置的电连接的方法和装置
CN112305396A (zh) 测试系统及测试方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP7108527B2 (ja) 解析装置及び画像生成方法
CN107656194A (zh) 一种智慧型数字集成电路故障检测系统
Manjula et al. Survey of Electronic hardware Testing types ATE evolution & case studies
US20210372944A1 (en) Analysis apparatus and image creation method
Majid et al. DESIGN AND IMPLEMENTATION OF GRAPHICAL USER INTERFACE FOR SMART LOAD BOARD WITH RELAY TRACKER COUNTER
Meixner et al. Design for Test and Testability
JPH0259628B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant