KR20190137113A - 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 컴퓨터 프로그램 - Google Patents

검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 컴퓨터 프로그램 Download PDF

Info

Publication number
KR20190137113A
KR20190137113A KR1020197031951A KR20197031951A KR20190137113A KR 20190137113 A KR20190137113 A KR 20190137113A KR 1020197031951 A KR1020197031951 A KR 1020197031951A KR 20197031951 A KR20197031951 A KR 20197031951A KR 20190137113 A KR20190137113 A KR 20190137113A
Authority
KR
South Korea
Prior art keywords
wafer map
dut
wafer
duts
tester
Prior art date
Application number
KR1020197031951A
Other languages
English (en)
Other versions
KR102305872B1 (ko
Inventor
신 우치다
데츠야 가가미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190137113A publication Critical patent/KR20190137113A/ko
Application granted granted Critical
Publication of KR102305872B1 publication Critical patent/KR102305872B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

검사 시스템(100)은, 프로버(200)와, 테스터(300)를 구비한다. 테스터(300)는, 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드(33)와, 복수의 DUT의 검사 결과 및/또는 테스터(300)의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 표시부(44), 및 표시부(44)에 표시하는 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션(60)을 가지는 테스터 제어부(35)를 가지며, 웨이퍼 맵 묘화 어플리케이션(60)은, 검사 결과 및/또는 자기 진단 결과를 복수의 DUT의 각각에 단계적으로 표시함과 아울러, 웨이퍼 맵에 있어서의 복수의 DUT의 각각이, 복수의 테스터 모듈 보드(33)에 탑재된 복수의 LSI의 각각에 결부되어 있다.

Description

검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 컴퓨터 프로그램
본 발명은, 반도체 웨이퍼의 검사를 실시하는 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 컴퓨터 프로그램에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는, 반도체 웨이퍼(이하 단순히 웨이퍼라고 적는다)에 있어서의 모든 프로세스가 종료한 단계에서, 웨이퍼에 형성되어 있는 복수의 디바이스(Device Under Test；DUT)에 대해, 여러 가지의 전기적 검사가 실시된다. 이러한 전기적 검사를 실시하는 검사 시스템은, 일반적으로, 웨이퍼 스테이지와 웨이퍼 반송계를 가짐과 아울러, 웨이퍼에 형성된 디바이스에 접촉하는 프로브를 가지는 프로브 카드가 장착되는 프로버와, 디바이스에 전기적 신호를 주고, 디바이스의 여러 가지의 전기 특성을 검사하기 위한 테스터를 가지고 있다.
이러한 검사 시스템에 있어서, 검사는 항목마다 및 DUT마다 행해지고, DUT의 검사 결과, 즉 DUT가 PASS인지 NG인지를 웨이퍼 맵에 표시하는 기술이 알려져 있다(예를 들면 특허문헌 1).
특허문헌 1: 일본특허공개 2011－210775호 공보
그런데, 이러한 검사 시스템은, 디바이스의 전기적 특성뿐만 아니라, DUT와의 컨택트 저항이나 리크 전류와 같은 자기 진단 데이터를 취득하고 자기 진단을 실시하는 자기 진단 기능을 가지고 있다. 테스터의 고장에 기인해 검사 결과나 자기 진단 결과가 불량(FAIL)이 되었을 경우에는, 이 결과로부터 테스터의 고장 해석을 실시할 수가 있다. 그러나, 이러한 테스터의 고장 해석을 실시하는 경우, 테스터의 어느 부분이 고장 나 있는지를 알기 쉽게 표시하는 수단이 없고, 고장 해석에 시간이 걸려 버린다. 또, 고장이 발생하고 있지 않아도 고장 예지를 할 수 있으면, 고장에 의한 장치의 다운 타임을 감소시킬 수가 있지만, 테스터의 고장 예지에 관한 기술은 존재하지 않는다.
따라서, 본 발명은, 테스터의 고장 해석을 단시간에 실시할 수가 있고, 고장 예지도 가능한 기술을 제공하는 것을 과제로 한다.
본 발명의 제 1 관점에 의하면, 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 구비하며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드와, 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 표시부, 및 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지는 제어부를 가지며, 상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 검사 시스템이 제공된다.
상기 제 1 관점에 있어서, 상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시하는 기능, 또는, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능, 또는, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI이고 또한 선택된 번호의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시하는 기능을 가져도 좋다.
또, 상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가져도 괜찮다.
상기 웨이퍼 맵 묘화 어플리케이션은, 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화할 때에 묘화를 컨트롤하는 웨이퍼 맵 묘화 컨트롤부와, 상기 웨이퍼 맵을 묘화할 때의, 각 DUT의 표시 색, DUT 수, 각 DUT와 웨이퍼 맵 상의 좌표의 관련짓기 및, DUT와 테스터 모듈 보드의 번호 및 LSI 번호의 관련짓기의 정보를 기술한 웨이퍼 맵 묘화 정보 기술부를 가지며, 상기 웨이퍼 맵 묘화 컨트롤부는, 상기 웨이퍼 맵 묘화 정보 기술부의 정보에 근거해 웨이퍼 맵을 묘화하도록 구성할 수가 있다.
본 발명의 제 2 관점에 의하면, 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 웨이퍼 맵을 표시하는 웨이퍼 맵 표시기로서, 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 표시부와, 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지며, 상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 웨이퍼 맵 표시기가 제공된다.
본 발명의 제 3 관점에 의하면, 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시부에 표시하는 웨이퍼 맵 표시 방법으로서, 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화함에 있어서, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분을, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부하고, 상기 웨이퍼 맵에 나타난 상기 검사 결과 및/또는 상기 자기 진단 결과로부터 상기 테스터의 고장 해석 또는 고장 예지를 실시하는 것을 특징으로 하는 웨이퍼 맵 표시 방법이 제공된다.
본 발명의 제 4 관점에 의하면, 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 표시부에 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 컴퓨터 프로그램으로서, 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지며, 상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 컴퓨터 프로그램이 제공된다.
본 발명에 의하면, 웨이퍼 맵에 있어서의 복수의 DUT의 각각의 표시 부분이, 복수의 테스터 모듈 보드에 탑재된 복수의 LSI의 각각에 결부되어 있으므로, 소정의 검사 및/또는 테스터의 자기 진단에 있어서 테스터 기인의 FAIL이 생겼을 경우에, 테스터의 고장 개소를 시각적으로 파악할 수가 있고, 고장 해석의 시간 단축 및 공정 수의 삭감을 실현할 수가 있다. 또, 웨이퍼 맵에 테스터 구성을 반영시킬 뿐만 아니라, 소정의 검사에 있어서, 검사 결과 및/또는 테스터의 자기 진단 결과를 복수의 DUT의 각각의 표시 부분에 단계적으로 표시하므로, PASS여도 웨이퍼 맵 상에서 각 DUT에 있어서의 기준치로부터의 괴리를 단계적으로 표시할 수가 있고, 검사 결과 및/또는 자기 진단 결과가 FAIL에 가까운 값의 DUT로부터, 고장이 일어나기 쉬운 테스터 부분을 파악해 고장 예지도 실시할 수가 있다. 게다가, 고장 예지를 웨이퍼 맵 표시로 시각적으로 실시하는 것에 의해, 고장 전의 문제 추출을 신속히 실시할 수가 있어 테스터의 고장 전에 신속히 대응할 수가 있다. 이것에 의해, 장치의 다운 타임을 단축할 수가 있다.
도 1은 본 발명의 일 실시 형태에 관한 검사 시스템의 개략 구성을 모식적으로 나타내는 도면이다. 　
도 2는 테스터 제어부의 하드웨어 구성을 나타내는 도면이다. 　
도 3은 테스터 제어부에 있어서의 웨이퍼 맵 묘화 기능을 나타내는 기능 블럭도이다. 　
도 4는 웨이퍼 맵 묘화 컨트롤부에 의해 묘화한 웨이퍼 맵의 전체를 나타내는 것으로, 테스터의 고장 해석을 실시하기 위해서 소정의 검사를 실시한 결과를 나타내는 것이다. 　
도 5는 웨이퍼 맵 묘화 컨트롤부에 의해 묘화한 웨이퍼 맵에 있어서의, 선택된 Slot No. 의 테스터 모듈 보드(33)에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시했을 경우를 나타내는 도면이다. 　
도 6은 웨이퍼 맵 묘화 컨트롤부에 의해 묘화한 웨이퍼 맵에 있어서의, 선택된 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시했을 경우를 나타내는 도면이다. 　
도 7은 표시 장치인 디스플레이에 웨이퍼 맵을 표시한 조작 화면의 일례를 나타내는 도면이다.
이하, 첨부 도면을 참조해 본 발명의 실시의 형태에 대해 상세하게 설명한다. 　
＜검사 시스템＞　
도 1은, 본 발명의 일 실시 형태에 관한 검사 시스템의 개략 구성을 모식적으로 나타내는 도면이다. 검사 시스템은, 웨이퍼에 있어서의 모든 프로세스가 종료한 단계로, 웨이퍼에 형성되어 있는 복수의 DUT의 전기적 검사를 실시하는 것이다.
도 1에 나타내는 바와 같이, 검사 시스템(100)은, 웨이퍼 상의 디바이스에 대해서 프로브 카드의 프로브를 접촉시키는 프로버(200)와, 디바이스에 전기 신호를 주어 전기적인 검사를 실시하는 테스터(300)를 가지고 있다.
프로버(200)는, 본체부(21)와, 반송부(22)와, 프로버 제어부(27)를 가지고 있다.
본체부(21)는, 케이스(23)와, 케이스(23)의 윗면을 구성하고, 중앙에 원형의 구멍(24a)이 형성된 헤드 플레이트(24)와, 헤드 플레이트(24)의 구멍(24a)에 대응하는 위치에 장착되고, 복수의 프로브(25a)를 가지는 프로브 카드(25)와, 프로브 카드(25)의 하부 위치에서 웨이퍼 W를 탑재하고, 흡착하는 스테이지(26)를 가진다. 스테이지(26)는, X－Y 테이블 기구, Z 방향 이동 기구 및 θ 방향 이동 기구(모두 도시하지 않음)에 의해 X, Y, Z, θ 방향으로 이동 가능하게 되어 있고, 웨이퍼 W를 소정의 검사 위치로 위치 결정하도록 되어 있다. 그리고 웨이퍼 W를 상승시키는 것에 의해, 프로브 카드(25)의 프로브(25a)가 복수의 디바이스의 전극에 접촉하도록 되어 있다.
반송부(22)는 반송 장치(도시하지 않음)를 가짐과 아울러, 웨이퍼 캐리어 및 프로브 카드 스토커(모두 도시하지 않음)가 장착되어 있고, 반송 장치에 의해, 웨이퍼 캐리어로부터 웨이퍼 W를 스테이지(26) 상에 반송함과 아울러, 프로브 카드 스토커로부터 프로브 카드(25)를 헤드 플레이트(24)의 하부에 반송한다.
프로버 제어부(27)는, 프로버(200)의 각 구성부를 제어하는, CPU를 가지는 주제어부와, 키보드나 마우스, 리모콘 등의 입력부와, 프린터 등의 출력부와, 디스플레이 등의 표시부와, 제어에 필요한 정보를 기억하는 기억부를 가지고 있다. 주제어부는, 검사를 함에 있어서, 기억부에 처리 레시피가 기억된 기억 매체를 세트하는 것에 의해, 기억 매체로부터 호출된 처리 레시피에 근거해 프로버(200)로 하여금 소정의 처리 동작을 실행하게 한다.
테스터(300)는, 케이스(31)와, 케이스(31) 내의 저부에 수평으로 설치된 테스터 메인 보드(32)와, 테스터 메인 보드(32)의 슬롯에 서있는 상태로 장착된 복수의 테스터 모듈 보드(33)과, 테스터 메인 보드(32)와 프로브 카드(25)를 접속하기 위한 컨택트 블록(34)과, 테스터 제어부(35)를 가지고 있다.
테스터 메인 보드(32)는, 컨택트 블록(34)를 거쳐서 프로브 카드(25)에 접속된다.
테스터 모듈 보드(33)는, 여러 가지의 테스트 항목에 따라서 웨이퍼 W의 DUT에 전기적 신호를 주어 검사하는 것으로, 복수의 전용의 LSI가 탑재되어 있다. 각 테스터 모듈 보드(33)에는 번호(Slot No. )가 부여되고, 각 테스터 모듈 보드(33)의 LSI에도 번호(LSI No. )가 부여되어 있다. LSI No.는, 각 보드(33)의 같은 위치의 LSI가 같은 번호로 되어 있다.
컨택트 블록(34)은, 테스터 메인 보드(32)와의 사이의 접속 및 프로브 카드(25)와의 사이의 접속을, 각각 복수의 컨택트 핀(34a) 및 (34b)를 개재해 실시한다. 컨택트 핀(34a) 및 (34b)은 포고핀으로 구성되어 있다.
테스터 제어부(35)는, 본 실시 형태의 중심적인 기능을 가지는 것으로, 테스터(300)의 각 구성부를 제어하는 컴퓨터로 이루어진다. 도 2는, 테스터 제어부(35)의 하드웨어 구성을 나타내는 도면이다. 테스터 제어부(35)는, 주제어부(41)와, 키보드 등의 입력 장치(42)와, 프린터 등의 출력 장치(43)와, 표시 장치(44)와, 기억 장치 (45)와, 외부 인터페이스(46)와, 이들을 서로 접속하는 버스(47)를 가지고 있다. 주제어부(41)는, CPU(48), RAM(49) 및 ROM(50)을 가지고 있다. 기억 장치(45)는, 정보를 기억하기 위한 것으로, 컴퓨터 독취 가능한 기억 매체(51)에 기억된 정보를 독취하도록 되어 있다. 기억 매체(51)는 특히 한정되지 않지만, 예를 들면 하드 디스크, 광 디스크, 플래쉬 메모리 등이 이용된다. 제어부(35)의 주제어부(41)에서는, CPU(48)가, RAM(49)을 작업 영역으로서 이용해, ROM(50) 또는 기억 장치(45)에 저장된 프로그램을 실행하는 것에 의해 테스터(300)의 제어를 실시한다. 또, ROM(50) 또는 기억 장치(45)에 저장된 검사 결과 정보 및 테스터(300)의 자기 진단 결과(로그 데이터)를 RAM(49)에 전개해, CPU(48)의 웨이퍼 맵 표시 기능에 의해, 표시 장치(44)에 표시되는 웨이퍼 맵 표시 정보를 작성한다.
한편, 전술한 프로버 제어부(27)도 테스터 제어부(35)와 마찬가지의 구성이며, 이들 프로버 제어부(27) 및 테스터 제어부(35)는 상위 제어부(도시하지 않음)에 접속되어 있다.
도 3은, 테스터 제어부(35)에 있어서의 웨이퍼 맵 묘화 기능을 나타내는 기능 블럭도이다. 테스터 제어부(35)는, 웨이퍼 맵 묘화 기능을 실행하는 웨이퍼 맵 묘화 어플리케이션(60)을 가지고 있고, 웨이퍼 맵 묘화 어플리케이션(60)은, 웨이퍼 맵 묘화 컨트롤부(웨이퍼 맵 컨트롤 클래스)(61)와, 웨이퍼 맵 묘화 정보 기술부(Wafermap. xml)(62)와, 웨이퍼 맵 데이터 컨테이너(63)와, 표시 속성 수용부(DrawWaferMapAttr)(64)를 가진다.
웨이퍼 맵 묘화 컨트롤부(61)는, 표시 장치에 표시되는 테스터 특성 관련의 웨이퍼 맵을 묘화할 때의 중심적인 역할을 나타내는 클래스이며, 이하의 기능을 가진다. 　
(1) 웨이퍼 맵 데이터 컨테이너(63)에 저장된 데이터를 웨이퍼 맵으로서 묘화하고, 표시 장치(44)에 표시시키는 기능　
(2) 표시된 웨이퍼 맵 상에서 클릭한 좌표 위치에 대응하는 DUT의 DUT No. 의 검출 및 클릭 위치의 DUT의 강조 표시하는 기능　
(3) 웨이퍼 맵의 DUT 표시에 필터링을 하고, 선택된 Slot No. 의 테스터 모듈 보드(33)에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시하는 기능(Slot No. 포커스 기능)　
(4) 웨이퍼 맵의 DUT 표시에 필터링을 하고, 선택된 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시하는 기능(LSI 포커스 기능)
웨이퍼 맵 묘화 정보 기술부(62)는, 웨이퍼 맵을 묘화할 때에 필요한, 각 DUT의 표시 색, DUT 수, 각 DUT와 웨이퍼 맵 상의 좌표의 관련짓기 및, 각 DUT와 테스터 모듈 보드의 Slot No. 및 LSI No. 의 관련짓기의 정보를 기술한 xml 파일(Wafermap. xml)이다. 이들의 정보는, 웨이퍼 맵 묘화 컨트롤부(웨이퍼 맵 컨트롤 클래스)(61)를 크리에이팅(creating)(메모리상에 전개)했을 때에 미리 로드시킨다.
웨이퍼 맵 데이터 컨테이너(63)는, 기억 매체(51) 또는 ROM(50)에 수용된 검사 데이터 및/또는 자기 진단 데이터로부터 소정의 정보를 취득하고 웨이퍼 맵 묘화를 위한 데이터로 하는 데이터 클래스이다. 또, 표시 속성 수용부(64)는, 웨이퍼 맵의 표시 속성(DUT 강조 표시, Slot 포커스, LSI 포커스)을 수용하는 데이터 클래스이며, 그 설정 방법에 의해 표시 방법을 변화시키는 것이 가능해진다. 웨이퍼 맵 데이터 컨테이너(63)와 표시 속성 수용부(64)는, 웨이퍼 맵 묘화 컨트롤부(61)의 묘화 메소드의 인수로서 주어지는 Draw를 구성하고, 웨이퍼 맵 묘화 컨트롤부(61)는, 웨이퍼 맵 묘화 시에 웨이퍼 맵 데이터 컨테이너(63) 및 표시 속성 수용부(64)로부터 데이터를 호출해 웨이퍼 맵을 묘화 한다.
도 4는, 웨이퍼 맵 묘화 컨트롤부(61)에 의해 묘화한 웨이퍼 맵의 전체를 나타내는 것으로, 테스터의 고장 해석을 실시하기 위해서 소정의 검사, 예를 들면 전압 측정을 실시한 결과를 나타내는 것이다. 도 4에 있어서, 하나의 정사각형이 하나의 DUT를 나타내고 있고, 각 DUT의 표시 부분이 테스터 모듈 보드(33)의 LSI에 결부되어 있다. 또, 테스터(300)에 의한 검사 결과 및/또는 자기 진단 결과의 데이터가 DUT마다 나타나고 있고, 그 데이터의 기준치로부터의 괴리의 정도의 차이가 다른 색으로 표시되어 있다. 예를 들면, 테스터에 고장이 발생하고 있지 않은 PASS 상태를 4 단계로 나타내고 있고, 기준치로부터의 괴리가 작고 고장의 가능성이 거의 없는 레벨 0에서는 녹색(도 4에서는 중간의 회색), 그것보다 기준치로부터의 괴리가 커지는 순으로 레벨 1, 레벨 2, 레벨 3으로 하고, 레벨 1에서는 물색(도 4에서는 얇은 회색), 레벨 2에서는 황색(도 4에서는 도트), 레벨 3에서는 적색(도 4에서는 진한 회색)으로 나타내고 있다. 레벨이 오를수록 FAIL에 가까워지고, 고장의 가능성이 높아진다. 또, FAIL은 실제로 고장이 발생하고 있는 것을 나타내고, 흑으로 나타내고 있다. 또, 도 4에서는 FAIL이 된 DUT의 표시 부분을 클릭하는 것에 의해 강조 표시(테두리 표시)되어 있는 것을 나타내고 있다.
도 5는, 웨이퍼 맵 묘화 컨트롤부(61)에 의해 묘화한 웨이퍼 맵에 있어서의, 선택된 Slot No. 의 테스터 모듈 보드(33)에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시했을 경우(Slot No. 포커스)를 나타내고 있다. 선택되지 않는 테스터 모듈 보드(33)에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과는 실제로는 회색으로 표시되지만, 도 5에서는 편의상, 백색으로 나타내고 있다.
도 6은, 웨이퍼 맵 묘화 컨트롤부(61)에 의해 묘화한 웨이퍼 맵에 있어서의, 선택된 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시했을 경우(LSI 포커스)를 나타내고 있다. 선택되지 않는 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과는 실제로는 회색으로 표시되지만, 도 6에서는 편의상, 백색으로 가리키고 있다. 또한, LSI 포커스의 경우는, 각 보드의 같은 No. 의 LSI에 대응하는 DUT의 결과가 표시된다.
도 7은, 표시 장치인 디스플레이에 웨이퍼 맵을 표시한 조작 화면의 일례를 나타내는 도면이다. 도 7의 조작 화면에 있어서, 「Search　Unit Name」 아래에는 시험 항목이 표시되고, 표시된 부분의 옆을 클릭하는 것에 의해, 복수, 예를 들면 20 종류 이상의 검사 중 특정의 것을 선택할 수가 있게 되어 있고, 선택한 검사의 결과가 웨이퍼 맵 상에 표시된다.
또, 「Search SLOT」 아래에는 Slot No. 가 표시되고, 표시된 부분의 옆을 클릭하는 것에 의해, 표시하는 Slot No. 를 선택할 수가 있게 되어 있고, 도 5에 나타내는 바와 같이, 선택된 Slot No. 의 테스터 모듈 보드에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만이 표시된다. 「All」을 선택하는 것에 의해, 모든 Slot No. 의 테스터 모듈 보드가 선택된다. 또, 「Search LSI」 아래에는 LSI No. 가 표시되고, 표시된 부분의 옆을 클릭하는 것에 의해, 표시하는 LSI No. 를 선택할 수 있게 되어 있고, 도 6에 나타내는 바와 같이, 선택된 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만이 표시된다. 「All」을 선택하는 것에 의해, 모든 LSI No. 의 LSI가 선택된다. 도 7은, Slot 및 LSI 모두 「All」이기 때문에, 모든 DUT의 검사 결과 및/또는 자기 진단 결과가 나타나고 있다. 또한, 도 5는, Slot No. 로서 소정의 No. 의 것이 선택되고, LSI에 대해서는 「All」이 선택되었을 경우이고, 도 6은, Slot에 대해서는 「All」이 선택되고, LSI No. 로서 소정의 No. 의 것이 선택되었을 경우이다. Slot No. 및 LSI No. 의 양쪽 모두에 대해 소정의 No. 의 것을 선택하면, 하나의 LSI에 대응하는 DUT의 결과만이 표시된다. 예를 들면, Slot. No. 로서 「2」를 선택하고, LSI No. 로서 「3」을 선택하면, 2번째의 테스터 모듈 보드의 3번째의 LSI에 대응하는 DUT의 결과만이 표시된다.
또, 도 7에서는, 흑색의 FAIL이 된 DUT를 클릭한 상태를 나타내고 있지만, 특정의 DUT를 클릭하는 것에 의해, 전술한 바와 같이, 그 DUT가 강조 표시되는 것과 아울러, 클릭된 DUT의 번호 및 모든 검사 결과 및/또는 자기 진단 결과가 표시되도록 되어 있다.
＜검사 시스템의 동작＞　
이와 같이 구성된 검사 시스템(100)에 있어서는, 프로버(200)의 반송부(22)에 의해 프로브 카드(25)를 장착하고, 그 다음에 반송부(22)에 의해 캐리어 내의 웨이퍼 W를 스테이지(26) 상에 반송하고, 웨이퍼 W를 스테이지(26) 상에 진공 흡착한 상태로, 웨이퍼 W에 대해서 테스터(300)에 의해, 전기적 검사를 실시한다. 이 때, 프로브 카드(25)는 컨택트 블록(34)을 거쳐서 테스터 메인 보드(32)에 전기적으로 접속되고 있다.
검사 또는 자기 진단을 함에 있어서, 스테이지(26)를 상승시켜 프로브 카드(25)의 프로브(25a)를 웨이퍼 W의 각 DUT에 접촉시킨다. 그리고, 테스터 모듈 보드(33)로부터의 전기 신호가, 메인 보드(32), 컨택트 블록(34), 프로브 카드(25)를 거쳐 웨이퍼 W의 각 DUT에 도달하고, 또한, DUT로부터 프로브 카드(25), 컨택트 블록(34), 테스터 메인 보드(32)를 거쳐 테스터 모듈 보드(33)에 돌아온다. 이것에 의해 각 DUT의 전기적 특성의 검사, 및 자기 진단이 실시된다.
구체적으로는, 테스터(300)로부터 웨이퍼 상의 DUT에 대해서, 전압, 전류, 논리 파형 등을 출력하고, 디바이스로부터의 전압, 전류, 논리 파형을 측정하고, DUT의 PASS 및 NG를 판단한다. 또, 프로브와 DUT의 컨택트 저항이나 리크 전류와 같은 자기 진단 항목의 측정을 실시하고, PASS 및 NG를 판단한다. 그리고, 그들 결과를 웨이퍼 맵에 표시한다.
또, 이와 같이 검사한 전기 특성 및/또는 자기 진단 결과에 의해 테스터(300)의 고장 해석을 실시할 수가 있다. 본 실시 형태에서는, 테스터(300)의 구성을 가미한 웨이퍼 맵을 작성하고, 웨이퍼 맵 상의 개개의 DUT의 표시 부분에 테스터(300)에 의한 검사 결과 및/또는 자기 진단 결과를 표시할 수 있도록 하고, 그 결과에 근거해 고장 해석을 할 수 있도록 하였다.
구체적으로는, 웨이퍼 맵에는, 테스터(300)에 의한 검사 결과 및/또는 자기 진단 결과의 데이터가 DUT마다 표시되어 있고, 각 DUT의 표시 부분이 테스터 모듈 보드(33)의 LSI에 결부되고, 또한, DUT마다 나타나는 테스터(300)에 의한 검사 결과 및/또는 자기 진단 결과의 데이터가, 그 데이터의 기준치로부터의 괴리의 정도를 색으로 나누어 나타내고 있다. 이 때문에, 어느 DUT가 FAIL이 되었을 경우에, 복수의 테스터 모듈 보드(33) 중 어느 보드의 어느 LSI가 고장 나 있는지를 단시간에 해석할 수가 있다.
또, DUT의 검사 결과 및/또는 자기 진단 결과가 FAIL로 되어 있지 않은 PASS 상태에서도, 웨이퍼 맵 상에서 검사 결과 및/또는 자기 진단 결과가 기준치로부터 어느 정도 괴리하고 있는지 알고 있으므로, 그 결과로부터, 복수의 테스터 모듈 보드(33) 중 어느 보드의 어느 LSI가 FAIL에 가까운가를 파악할 수가 있고, 고장의 예지를 실시할 수가 있다. 또, 웨이퍼 맵 상에서 테스터 모듈 보드(33)의 LSI에 결부된 각 DUT의 검사 결과 및/또는 자기 진단 결과를 시각적으로 파악할 수가 있으므로, 이러한 고장의 예지를 단시간에 실시할 수가 있다.
또한, 웨이퍼 맵의 DUT 표시에 필터링을 하고, 선택된 Slot No. 의 테스터 모듈 보드(33)에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시(Slot No. 포커스) 하는 것, 및 복수의 보드(33)에 있어서의 소정의 LSI No. 의 LSI에 대응하는 DUT의 검사 결과 및/또는 자기 진단 결과만을 표시(LSI No. 포커스) 하는 것에 의해, 예를 들면, 특정의 테스터 보드 모듈 보드(33)의 콘센트 불량이나, 각 보드의 특정의 번호의 LSI의 배선 불량이 원인으로, 고장 또는 고장에 가까운 상태가 되어 있는 것 등의 문제를 시각적으로 즉석에서 인식할 수가 있다. 이것에 의해, 고장 해석 또는 고장 예지를 지극히 단시간에 실시할 수가 있다.
또한, 웨이퍼 맵 표시 화면 상에서 특정의 DUT의 표시 부분을 클릭하는 것에 의해 강조 표시하고, 그 DUT 번호를 특정할 수가 있으므로, 그 DUT에 결부된 테스터 모듈 보드(33)의 LSI를 특정할 수가 있고, 고장 난 LSI를 파악할 수가 있다. 또, 클릭한 DUT의 모든 정보를 표시할 수가 있으므로, 어느 검사 항목에서 문제가 된 DUT의 다른 검사 이력도 파악할 수가 있고, 고장 해석을 상세하게 실시할 수가 있다.
종래, 웨이퍼 맵에 DUT의 PASS/FAIL를 표시하는 것이 행해지고 있었지만, 웨이퍼 맵에 테스터 구성을 반영시키는 것에 의해, 테스터의 고장 해석을 실시하는 기술은 종래 존재하고 있지 않았다. 본 실시 형태에서는, 웨이퍼 맵에 테스터 구성을 반영시키므로, 소정의 검사나 자기 진단에 있어서 테스터 기인의 FAIL이 발생한 경우에, 테스터의 고장 개소를 시각적으로 파악할 수가 있고, 고장 해석의 시간 단축 및 공정 수의 삭감을 실현할 수가 있다. 또, 웨이퍼 맵에 테스터 구성을 반영시킬 뿐만 아니라, 소정의 검사에 있어서, PASS여도 웨이퍼 맵 상에서 각 DUT에 있어서의 기준치로부터의 괴리를 단계적으로 표시할 수가 있으므로, 검사 결과나 자기 진단 결과가 FAIL에 가까운 값의 DUT로부터, 고장이 일어나기 쉬운 테스터 부분을 파악해 고장 예지도 실시할 수가 있다. 게다가, 고장 예지를 웨이퍼 맵 표시로 시각적으로 실시하는 것으로, 고장 전의 문제 추출을 신속히 실시할 수가 있고, 테스터의 고장 전에 신속히 대응할 수가 있으며, 장치의 다운 타임을 단축할 수가 있다.
또한, 본 실시 형태에서는, 웨이퍼 맵 묘화 정보 기술부(Wafermap. xml)(62)에, 각 DUT의 표시 색, DUT 수, 각 DUT와 웨이퍼 맵 상의 좌표의 관련짓기 및, 각 DUT와 테스터의 Slot No. 및 LSI No. 의 관련짓기 정보가 기술되고, 이것에 의해 웨이퍼 맵 표시 색, DUT 수, 대응 Slot(테스터 메인 보드), 대응 LSI 등을 정의하고 있다. 이 때문에, 웨이퍼 맵의 표시 색의 변경, DUT 수의 변경 등에 유연하게 대응하는 것이 가능하고, 자원의 재 이용성이 높다. 이것에 의해, 소프트웨어 개발의 공정 수를 삭감할 수가 있다.
＜다른 적용＞　
한편, 본 발명은 상기 실시의 형태로 한정되지 않고, 본 발명의 사상의 범위 내에 있어서 여러 가지 변형이 가능하다. 예를 들면, 상기 실시의 형태에 있어서, 소프트웨어는 일례에 지나지 않고, 테스터 구성과 관련지어진 웨이퍼 맵을 표시할 수 있으면 상기 실시의 형태로 한정하지 않는다. 또, 검사 시스템의 구성도 상기 실시 형태로 한정되지 않는다. 예를 들면, 상기 실시 형태에서는, 테스터 제어부의 표시 장치에 웨이퍼 맵을 표시시키는 구성을 나타냈지만, 웨이퍼 맵 표시 기능만을 외부의 PC 등에 짜 넣고, 외부의 PC 등에 마찬가지의 웨이퍼 맵을 표시시켜도 좋다. 또, 검사 시스템이 복수의 프로버 및 복수의 테스터를 포함하고 있어도 좋다.
21:본체부 22: 반송부
23: 케이스 24: 헤드 플레이트
25: 프로브 카드 25a: 프로브
26: 스테이지(웨이퍼 척 탑) 27: 프로버 제어부
31: 케이스 32: 테스터 메인 보드
33: 테스터 모듈 보드(Slot) 34: 컨택트 블록
35: 테스터 제어부 41: 주제어부
42: 입력 장치 43: 출력 장치
44: 표시 장치 45: 기억 장치
48: CPU 49: RAM
50: ROM 51: 기억 매체
60: 웨이퍼 맵 묘화 어플리케이션
61: 웨이퍼 맵 묘화 컨트롤부(웨이퍼 맵 컨트롤 클래스)
62: 웨이퍼 맵 묘화 정보 기술부(Wafermap. xml)
63: 웨이퍼 맵 데이터 컨테이너
64: 표시 속성 수용부(DrawWaferMapAttr)
100: 검사 시스템 200: 프로버
300: 테스터

Claims (23)

  1. 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 　
    상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터　
    를 구비하고, 　
    상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드와, 　
    상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 표시부, 및 상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지는 제어부를 가지며,　
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 검사 시스템.
  2. 제 1 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 검사 시스템.
  3. 제 1 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 검사 시스템.
  4. 제 1 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI이고 또한 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 검사 시스템.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵 상에서 선택된 DUT의 DUT 번호를 검출하고, 선택된 DUT를 강조 표시하는 기능을 가지는 것을 특징으로 하는 검사 시스템.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은,　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화할 때에 묘화를 컨트롤하는 웨이퍼 맵 묘화 컨트롤부와, 　
    상기 웨이퍼 맵을 묘화할 때의, 각 DUT의 표시 색, DUT 수, 각 DUT와 웨이퍼 맵 상의 좌표의 관련짓기 및, DUT와 테스터 모듈 보드의 번호 및 LSI 번호의 관련짓기의 정보를 기술한 웨이퍼 맵 묘화 정보 기술부를 가지며,　
    상기 웨이퍼 맵 묘화 컨트롤부는, 상기 웨이퍼 맵 묘화 정보 기술부의 정보에 근거해 웨이퍼 맵을 묘화하는 것을 특징으로 하는 검사 시스템.
  7. 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 웨이퍼 맵을 표시하는 웨이퍼 맵 표시기로서,　
    상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 표시부와, 　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지며,　
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 웨이퍼 맵 표시기.
  8. 제 7 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 웨이퍼 맵 표시기.
  9. 제 7 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 웨이퍼 맵 표시기.
  10. 제 7 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI이고 또한 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 웨이퍼 맵 표시기.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵 상에서 선택된 DUT의 DUT 번호를 검출하고, 선택된 DUT를 강조 표시하는 기능을 가지는 것을 특징으로 하는 웨이퍼 맵 표시기.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은,　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화할 때에 묘화를 컨트롤하는 웨이퍼 맵 묘화 컨트롤부와, 　
    상기 웨이퍼 맵을 묘화할 때의, 각 DUT의 표시 색, DUT 수, 각 DUT와 웨이퍼 상의 좌표의 관련짓기 및, DUT와 테스터 모듈 보드의 번호 및 LSI 번호의 관련짓기의 정보를 기술한 웨이퍼 맵 묘화 정보 기술부를 가지며,　
    상기 웨이퍼 맵 묘화 컨트롤부는, 상기 웨이퍼 맵 묘화 정보 기술부의 정보에 근거해 웨이퍼 맵을 묘화하는 것을 특징으로 하는 웨이퍼 맵 표시기.
  13. 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시부에 표시하는 웨이퍼 맵 표시 방법으로서,　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화함에 있어서, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분을, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부하고,　
    상기 웨이퍼 맵에 나타난 상기 검사 결과 및/또는 상기 자기 진단 결과로부터 상기 테스터의 고장 해석 또는 고장 예지를 실시하는 것을 특징으로 하는 웨이퍼 맵 표시 방법.
  14. 제 13 항에 있어서,
    상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 것을 특징으로 하는 웨이퍼 맵 표시 방법.
  15. 제 13 항에 있어서,
    상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 것을 특징으로 하는 웨이퍼 맵 표시 방법.
  16. 제 13 항에 있어서,
    상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI이고 또한 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 것을 특징으로 하는 웨이퍼 맵 표시 방법.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 상에서 DUT를 선택하고, 선택된 DUT의 DUT 번호를 검출하고, 선택된 DUT를 강조 표시시키는 것을 특징으로 하는 웨이퍼 맵 표시 방법.
  18. 복수의 DUT가 형성된 반도체 웨이퍼를 유지하는 스테이지와, 반도체 웨이퍼를 상기 스테이지에 반송하는 반송부와, 복수의 프로브를 반도체 웨이퍼 상의 복수의 DUT의 전극에 접촉시키는 프로브 카드를 가지는 프로버와, 상기 프로브 카드를 거쳐서 상기 반도체 웨이퍼 상의 복수의 DUT에 전기적 신호를 주고, 상기 DUT의 전기 특성을 검사하는 테스터를 가지며, 상기 테스터는, 상기 복수의 DUT의 각각에 대응하는 LSI를 복수 탑재한 복수의 테스터 모듈 보드를 가지는 검사 시스템에 있어서, 표시부에 상기 복수의 DUT의 검사 결과 및/또는 상기 테스터의 자기 진단 결과를 나타낸 웨이퍼 맵을 표시하는 컴퓨터 프로그램으로서,　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화하는 웨이퍼 맵 묘화 어플리케이션을 가지며,　
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 검사 결과 및/또는 상기 자기 진단 결과를, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분에 단계적으로 표시함과 아울러, 상기 웨이퍼 맵에 있어서의 상기 복수의 DUT의 각각의 표시 부분이, 상기 복수의 테스터 모듈 보드에 탑재된 상기 복수의 LSI의 각각에 결부되어 있는 것을 특징으로 하는 컴퓨터 프로그램.
  19. 제 18 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 컴퓨터 프로그램.
  20. 제 18 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드의 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 컴퓨터 프로그램.
  21. 제 18 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵의 DUT 표시에 필터링을 하고, 상기 복수의 테스터 모듈 보드 중 선택된 테스터 모듈 보드의 LSI이고 또한 선택된 번호의 LSI에 대응하는 DUT의 상기 검사 결과 및/또는 상기 자기 진단 결과만을 표시하는 기능을 가지는 것을 특징으로 하는 컴퓨터 프로그램.
  22. 제 18 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은, 상기 웨이퍼 맵 상에서 선택된 DUT의 DUT 번호를 검출하고, 선택된 DUT를 강조 표시하는 기능을 가지는 것을 특징으로 하는 컴퓨터 프로그램.
  23. 제 18 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 웨이퍼 맵 묘화 어플리케이션은,　
    상기 표시부에 표시하는 상기 웨이퍼 맵을 묘화할 때에 묘화를 컨트롤하는 웨이퍼 맵 묘화 컨트롤부와, 　
    상기 웨이퍼 맵을 묘화할 때의, 각 DUT의 표시 색, DUT 수, 각 DUT와 상기 웨이퍼 맵 상의 좌표의 관련짓기 및, 각 DUT와 테스터 모듈 보드의 번호 및 LSI 번호의 관련짓기의 정보를 기술한 웨이퍼 맵 묘화 정보 기술부를 가지며,　
    상기 웨이퍼 맵 묘화 컨트롤부는, 상기 웨이퍼 맵 묘화 정보 기술부의 정보에 근거해 웨이퍼 맵을 묘화하는 것을 특징으로 하는 컴퓨터 프로그램.
KR1020197031951A 2017-03-30 2018-02-08 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 KR102305872B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017067047A JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JPJP-P-2017-067047 2017-03-30
PCT/JP2018/004408 WO2018179890A1 (ja) 2017-03-30 2018-02-08 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム

Publications (2)

Publication Number Publication Date
KR20190137113A true KR20190137113A (ko) 2019-12-10
KR102305872B1 KR102305872B1 (ko) 2021-09-27

Family

ID=63674743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031951A KR102305872B1 (ko) 2017-03-30 2018-02-08 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램

Country Status (6)

Country Link
US (1) US11009544B2 (ko)
JP (1) JP6815251B2 (ko)
KR (1) KR102305872B1 (ko)
CN (1) CN110494965B (ko)
TW (1) TWI744511B (ko)
WO (1) WO2018179890A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7295703B2 (ja) * 2019-05-29 2023-06-21 株式会社アドバンテスト 試験装置
US20220334172A1 (en) * 2019-09-06 2022-10-20 Hitachi High-Tech Corporation Recipe Information Presentation System and Recipe Error Inference System
JP7454385B2 (ja) * 2020-01-23 2024-03-22 浜松ホトニクス株式会社 ウェハ搬送ユニット及びウェハ搬送方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204081A (ja) * 2009-07-13 2010-09-16 Advantest Corp 試験装置
WO2011030379A1 (ja) * 2009-09-10 2011-03-17 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
JP2011210775A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108117A (ja) * 2005-10-17 2007-04-26 Sharp Corp 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4976112B2 (ja) * 2006-11-24 2012-07-18 株式会社日立ハイテクノロジーズ 欠陥レビュー方法および装置
JP4437508B1 (ja) * 2009-02-27 2010-03-24 株式会社アドバンテスト 試験装置
JP5433266B2 (ja) * 2009-03-19 2014-03-05 東京エレクトロン株式会社 針跡の判定方法及び針跡判定用プログラム
US8237462B2 (en) * 2009-08-11 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer-level testing of integrated circuits
KR100989561B1 (ko) * 2010-06-10 2010-10-25 주식회사 창성에이스산업 Ｌｅｄ 및 웨이퍼 검사장치 및 이를 이용한 검사방법
KR20130071082A (ko) * 2011-12-20 2013-06-28 세메스 주식회사 웨이퍼 검사 설정 방법
KR101877432B1 (ko) * 2012-02-06 2018-07-11 삼성전자주식회사 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법
JP5825569B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
WO2014132855A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置
JP2015061021A (ja) * 2013-09-20 2015-03-30 東京エレクトロン株式会社 ウエハ検査ユニット、テストヘッド及びウエハ検査装置
US9632134B2 (en) * 2015-05-15 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Generating probing map including touchdowns free of disabled probing site
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查系统
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010204081A (ja) * 2009-07-13 2010-09-16 Advantest Corp 試験装置
WO2011030379A1 (ja) * 2009-09-10 2011-03-17 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
JP2011210775A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN110494965A (zh) 2019-11-22
US11009544B2 (en) 2021-05-18
JP2018170418A (ja) 2018-11-01
KR102305872B1 (ko) 2021-09-27
JP6815251B2 (ja) 2021-01-20
US20200064398A1 (en) 2020-02-27
TWI744511B (zh) 2021-11-01
CN110494965B (zh) 2022-12-23
TW201903422A (zh) 2019-01-16
WO2018179890A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
KR100371677B1 (ko) 검사장치
JP2018170418A5 (ko)
CN101561474B (zh) 可动态变更测试流程的测试方法
JP6520371B2 (ja) 基板検査装置、基板検査方法、及び基板検査プログラム
US6064220A (en) Semiconductor integrated circuit failure analysis using magnetic imaging
KR100286098B1 (ko) 리피트페일칩검출시스템및방법
JP2638556B2 (ja) プローブカードチェッカー
JPH10142281A (ja) 回路基板検査方法
JP7108527B2 (ja) 解析装置及び画像生成方法
JPH0370903B2 (ko)
KR100505661B1 (ko) 반도체 테스트 장치 및 그 구동방법
US11899065B2 (en) System and method to weight defects with co-located modeled faults
US20210372944A1 (en) Analysis apparatus and image creation method
JPH04315068A (ja) プリント回路板の検査装置
JPH0259628B2 (ko)
CN109887852A (zh) 诊断半导体晶圆的方法
JPH06102304A (ja) Ｉｃ実装ボードの検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant