CN101430722A - 测试点布设检测方法 - Google Patents
测试点布设检测方法 Download PDFInfo
- Publication number
- CN101430722A CN101430722A CNA2007101695493A CN200710169549A CN101430722A CN 101430722 A CN101430722 A CN 101430722A CN A2007101695493 A CNA2007101695493 A CN A2007101695493A CN 200710169549 A CN200710169549 A CN 200710169549A CN 101430722 A CN101430722 A CN 101430722A
- Authority
- CN
- China
- Prior art keywords
- test point
- detection method
- attribute information
- lay
- layout detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种测试点布设检测方法，应用于印刷电路板依据电路图而形成布线图的设计程序中，该布线图与该电路图包含有多个对应的待测物件、及多条电性连接各该待测物件且具有对应于其上有/无布设测试点的测试点布设属性信息的待测信号线，可于该电路图中添加识别符至各该待测信号线的名称中，并将该电路图导入至该布线图，以于该布线图中对应产生具有该识别符的多条信号线，以供自该印刷电路板撷取该信号线的测试点布设属性信息，判断各该信号线的测试点布设属性信息为无布设测试点时，则标示各该待测信号线，以供后续于该信号线上布设测试点。
Description
技术领域
本发明涉及一种测试点布设检测技术，更详而言之，涉及一种应用于通过数据处理装置执行，依据电路图而形成印刷电路板的布线图的设计程序的测试点布设检测方法。
背景技术
印刷电路板(Printed Circuit Board；PCB)在大批出货前，均需要进行例如短路、断路、自动测试设备(Auto Test Equipment；ATE)树链性能、或自动测试设备边界扫描性能等指标测试，以确保该印刷电路板的出货质量，为确认该电路板的质量。通常，是于该印刷电路板上布设有多个测试点，同时复提供具有对应各该测试点的接触点的测试治具，以供进行上述指标测试作业。
目前，是于通过例如Allegro、Protel等设计程序，依据电路图而形成印刷电路板的布线图的设计过程中，执行各该测试点的布设作业，而且，一般是通过人为方式进行测试点的布设。例如，首先，人为判断布设于该印刷电路板中哪些物件(例如电子元件、或具有多接脚的集成芯片的某些接脚)需作为用于后续测试作业的待测物件，接着，找出与各该待测物件连接的待测信号线(Net)，从而供后续于各该待测信号线上布设测试点。
然，通过上述人为判断--查找的方式，易受人为因素的影响，而遗漏部分待测信号线上布设测试点。
而且，一般于可制造性设计基准(Design For Manufacture；DFM)中，记载有多个对印刷电路板性能(例如自动测试设备树链性能、或自动测试设备边界扫描性能等)极为重要的待测物件，后续需通过布设于连接各该待测物件的信号线上的测试点进行相关测试。换言之，上述待测物件即为必要物件，则连接各该必要物件的信号线为必要待测信号线，于其上必须布设有测试点，若在印刷电路板设计阶段，遗漏的测试点为该必须布设(必要)的测试点，则会影响后续各该必要的测试作业，而通常在布线阶段布线人员仅依据电路图设计人员所提供的电路图进行后续的印刷电路板布设，对于何为必要、何为非必要测试点的了解程度不及电路图设计人员，只能凭借经验进行判断。故，极易将该必要测试点的布设遗忘。
同时，若是忘了布设必要的测试点，只有等到将该印刷电路板交付予测试人员进行后续测试作业后，方可发现问题，此时，则将该印刷电路板交还予布线人员重工(Rework)，以于上述必要信号线上添加测试点。如此一来，则大大增加测试点布设时间。此外，于测试点布设完毕后，复需进行测试点布设合理性判断，例如各该测试点布设间距是否符合一特定距离范围、以及该测试点所布设的层面是否符合要求等，而目前这些合理性检测过程均是以人为方式一一进行检测，既耗精力又花费时间，且极易产生疏漏。
综上所述，如何提出一种可解决现有技术的种种缺陷的测试点布设检测方法，实为目前亟欲解决的技术问题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种测试点布设检测方法，以防止遗漏布设测试点，进而提高布设涵盖率。
本发明的另一目的在于提供一种可快速完成的测试点布设检测方法，以节省时间。
为达到上述目的及其它目的，本发明提供一种测试点布设检测方法，应用于通过数据处理装置执行的设计程序中，而该设计程序依据电路图而形成布线图。其中，该布线图与该电路图包含有多个对应的符合可制造性设计基准(Design For Manufacture；DFM)的待测物件、以及多条电性连接各该待测物件且具有对应于其上有/无布设测试点的测试点布设属性信息的待测信号线(Net)。于一实施例中，本发明的测试点布设检测方法包括以下步骤：于该电路图中，添加一识别符至各该待测信号线的名称中；通过该设计程序将该电路图导入至该布线图中，以于该布线图中对应产生具有该识别符的多条信号线的印刷电路板；于该布线图中，撷取该印刷电路板中具有该识别符的信号线的测试点布设属性信息；以及依据所撷取的各该测试点布设属性信息，判断各该信号线的测试点布设属性信息未有布设测试点者，则标示各该信号线，以供后续于该信号线上布设测试点。
此外，该印刷电路板复包括用以布设元件的顶层(Top Layer)以及相对该顶层的底层(Bottom Layer)。而本发明的测试点布设检测方法测试点布设检测方法，其中，依据所撷取的各该测试点布设属性信息，判断出各该信号线的测试点布设属性信息为布设有测试点时，进行下列步骤：撷取该测试点的位置属性信息，其中，该位置属性信息包括坐标属性信息以及层属性信息；依据所撷取的坐标属性信息，侦测以该测试点为中心的一特定距离范围内是否布设有其它测试点，若是，则提供一该测试点布设不合理的提示作业，以供后续相应调整该测试点的布设格局，若否，则结束该测试点布设检测方法的步骤；并依据所撷取的层属性信息，侦测该层属性信息是否为底层信息，若是，则结束该测试点布设检测方法的步骤，若否，则提供一该测试点布设不合理的提示作业，以供后续相应调整该测试点的布设格局。
于一实施例中，标示各该信号线的方式包括以高亮(highlight)方式、着色(color)方式、及反白方式的其中一者进行标示；同时，提供该测试点布设不合理的提示作业的方式亦可包括以高亮方式、着色方式、及反白方式的其中一者标示各该测试点。
同时，该识别符可为选自字母、数字、及特殊字所组群组的其中一者，于一实施例中，该识别符可加在各该待测信号线的名称前面作为前缀。
相比于现有技术，本发明的测试点布设检测方法是于电路图中添加一识别符至各该对应连接符合可制造性设计基准(Design ForManufacture；DFM)的待测物件(必要物件)的待测信号线的名称中，并于将该电路图导入至布线图中，而据以于该布线图中对应产生具有该识别符的多条信号线的印刷电路板，以供后续撷取该印刷电路板中具有该识别符的信号线的测试点布设属性信息，从而供依据各该测试点布设属性信息，判断各该待测信号线是否布设有测试点，若否，则标示各该待测信号线，以供后续于该待测信号线上布设测试点。
故，由此以于对物件功能设计较了解的电路图设计阶段即将对应符合可制造性设计基准的待测物件的信号线的名称加识别符，以确保于印刷电路板设计阶段可明确具有该识别符的信号线上的测试点(必要测试点)的布设情况，从而避免上述印刷电路板设计阶段人为失误而造成的遗漏，进而提高各该必要测试点的布设涵盖率，亦可避免如现有技术中待测试人员检测后进行重工的缺陷，以相应节省时间。此外，于判断该待测信号线布设有测试点的前提下，本发明复进一步侦测以该测试点为中心的一特定距离范围内是否布设有其它测试点、或该测试点是否未布设于底层，若是，则予以提示测试点布设不合理，由此以克服现有技术需以人为方式一一进行检测，既耗精力又花费时间，且极易产生疏漏等弊端。
附图说明
图1是显示本发明的测试点布设检测方法的流程示意图。
主要元件符号说明：
S100～S160步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
请参阅图1，是显示本发明的测试点布设检测方法一实施例的流程示意图。如图所示，本发明的测试点布设检测方法是应用于通过数据处理装置执行的依据电路图而形成具印刷电路板的布线图的设计程序中，该设计程序例如Allegro、Protel等电路布线软件，但并非以此为限。其中，该布线图与该电路图包含有多个对应的符合可制造性设计基准(Design For Manufacture；DFM)的待测物件、以及多个电性连接各该待测物件且具有对应于其上有/无布设测试点的测试点布设属性信息的待测信号线(Net)，当然，该布线图与该电路图所包含的物件并非仅限于上述待测物件，亦包含有其它物件。
此外，该印刷电路板复包括用以布设元件的顶层(Top Layer)以及相对该顶层的底层(Bottom Layer)。再者，该待测物件为供自动测试设备(Auto Test Equipment；ATE)测试作业使用的石英振荡器(CrystalOscillator)；供自动测试设备树链(Tree chain)测试作业使用的控制接脚(Control Pin)、输出接脚(Output Pin)；供自动测试设备边界扫描(scanpath)测试作业使用的边界扫描接口(Joint Test Action Group；JTAG)的时钟测试接脚(TCK Pin)、测试模式选择接脚(TMS Pin)、测试数据输入接脚(TDI Pin)、测试数据输出接脚(TDO Pin)等，但不以此为限，视实际印刷电路板所欲达成的功能予以确定者。以下将详细说明本实施例中的测试点布设检测方法的具体操作步骤。
如图1所示，首先执行步骤S100，于该电路图中，添加一识别符至各该待测信号线的名称中，以使电路图中所包含的待测物件与该电路图中的其它物件予以区隔。由于此步骤是于电路图设计阶段执行，而一般电路图设计人员对电路图中所包含的各物件的功能有比较深刻的了解，故，可避免现有技术中因于印刷电路板设计阶段，布线人员对各物件的功能了解不够透彻，而可能将该待测物件遗忘的弊端。于本实施例中，该识别符是可例如为字母、数字、特殊字、或者该字母、数字及特殊字所组群组等。接着进行步骤S110。
在步骤S110中，通过该设计程序将该电路图导入至该布线图中，而据以于该布线图中对应产生具有该识别符的多条信号线的印刷电路板。接着进行步骤S120。
在步骤S120中，于该布线图中，撷取该印刷电路板中具有该识别符的信号线的测试点布设属性信息。接着进行步骤S130。
在步骤S130中，依据所撷取的各该测试点布设属性信息，判断各该待测信号线是否布设有测试点，若该测试点布设属性信息为无布设测试点(No test)，则进至步骤S141，若该测试点布设属性信息为有布设测试点，则进至步骤S142。
在步骤S141中，以例如高亮(Highlight)方式、着色(Color)方式或白反方式标示各该待测信号线，以供后续于该待测信号线上布设测试点。
在步骤S142中，撷取该测试点的位置属性信息，其中，该位置属性信息包括坐标属性信息以及层属性信息。接着，分别进至步骤S151及S152。于本实施例中，上述步骤S151及S152为同步并行予以执行，但不以此为限，两者亦可分成先后次序予以实施，这些执行顺序是否同步并不影响本发明的测试点布设检测过程。
在步骤S151中，依据所撷取的坐标属性信息，侦测以该测试点为中心的一特定距离范围内是否布设有其它测试点，若是，则进至步骤S160，若否，则结束该检测过程。其中，该特定距离范围是待测物件的DFM所规定，指每个该测试点与其周围该测试点间的距离。
在步骤S152中，依据所撷取的层属性信息，侦测该层属性信息是否为底层(Bottom Layer)信息，若是，则结束该检测过程，若否，则进至步骤S160。其中，该层属性信息包括顶层信息与底层信息，该顶层信息是指测试点布设于该印刷电路板的顶层，该底层信息则是指测试点布设于该印刷电路板相对该顶层的底层，而合理的测试点布设方式是使测试点布设于该底层。
在步骤S160中，提供一该测试点布设不合理的提示作业，以供后续相应调整该测试点的布设格局。亦即，当各该测试点并非布设于该底层时，就表示该测试点不符合要求。
应注意的是，以该测试点为中心的特定距离范围，可依符合可制造性设计基准(DFM)的规定而决定。举例来说，在DFM中规定了以下待测信号线必须加测试点，并且各测试点间的距离(pitch)有特殊要求，例如，提供石英振荡器测试作业的测试点只能安置距离为75密耳(mil)以上测试点于底层，以供自动测试设备(ATE)测试时使用，其中1密耳(mil)＝0.0254毫米(mm)；提供树链测试作业的控制接脚、输出接脚的测试点只能安置距离为75mil以上测试点于底层，供ATE树链测试时使用；提供边界扫描测试作业不同脚位的测试点只能安置距离为75mil以上测试点于底层，供ATE边界扫描测试时使用。因此，不同待测物件可有不同的坐标属性信息，而非以本实施例中所述者为限。
简言之，于本实施例中可于电路图中根据电路的功能来判断哪些是上述待测信号线，然后命名这些待测信号线时加上识别符；例如，就在各该待测信号线的名称前面加一个前缀“ST_*”作为识别符，表示特殊测试(special test)。前缀加了“ST_*”的待测信号线都要加测试点。然后，筛选出所有名称为“ST_*”的待测信号线，并检查这些待测信号线的布设属性信息，例如，该布设属性信息为无布设测试点，则说明此待测信号线尚未加测试点，如此便标示该待测信号线，以供后续于该待测信号线上布设测试点；如果已经加测试点，则撷取该测试点的位置属性信息，其中，该位置属性信息包括坐标属性信息以及层属性信息。如果每个该测试点与其周围该测试点间的距离小于待测物件的DFM所规定的距离(例如本实施例中为75mil，但非以此为限)，或者该测试点并非位于PCB底层，则说明该测试点不符合要求，此时可以例如高亮方式、着色方式、或白反方式标示各该测试点。如果都没有标示各该测试点，就说明上述标示各该测试点都已经符合要求。
承上所述，本发明的测试点布设检测方法是于物件功能设计较了解的电路图设计阶段，即将对应符合可制造性设计基准的待测物件的信号线的名称加识别符，以利于印刷电路板设计阶段可明确具有该识别符的信号线上的测试点(必要测试点)的布设情况，从而避免现有技术中于印刷电路板设计阶段人为失误而造成必要测试点布设的遗漏，进而提升各该必要测试点的布设涵盖率；同时，亦可避免如现有技术中于测试人员检测后进行重工的事件发生，进而节省时间。此外，于判断该待测信号线布设有测试点的前提下，本发明复进一步侦测以该测试点为中心的一特定距离范围内是否布设有其它测试点、或该测试点是否未布设于底层，若是，则予以提示测试点布设不合理，由此以检测各该必须布设测试点的待测信号线的布设状况(是否布设以及布设是否合理等状况)并予以相应的提示，以防止遗漏的状况发生。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。
Claims (10)
1、一种测试点布设检测方法，应用于通过数据处理装置执行的设计程序中，该设计程序依据电路图来而形成布线图，其中，该布线图与该电路图包含有多个对应的符合可制造性设计基准的待测物件、以及多条电性连接各该待测物件且具有对应于其上有/无布设测试点的测试点布设属性信息的待测信号线，该测试点布设检测方法包括以下步骤：
于该电路图中，添加一识别符至各该待测信号线的名称中；
通过该设计程序将该电路图导入至该布线图中，以于该布线图中对应产生具有该识别符的多条信号线的印刷电路板；
于该布线图中，撷取该印刷电路板中具有该识别符的信号线的测试点布设属性信息；以及
依据所撷取的各该测试点布设属性信息，判断各该信号线的测试点布设属性信息为未有布设测试点者，则标示各该信号线，以供后续于该信号线上布设测试点。
2、根据权利要求1所述的测试点布设检测方法，其中，该印刷电路板复包括用以布设元件的顶层以及相对该顶层的底层。
3、根据权利要求2所述的测试点布设检测方法，其中，依据所撷取的各该测试点布设属性信息的步骤中，复包括判断各该信号线的测试点布设属性信息为布设有测试点时，撷取该测试点的位置属性信息，其中，该位置属性信息包括坐标属性信息以及层属性信息。
4、根据权利要求3所述的测试点布设检测方法，其中，撷取该测试点的位置属性信息的步骤中，复包括依据所撷取的坐标属性信息，侦测以该测试点为中心的一特定距离范围内是否布设有其它测试点，布设有其它测试点者提供一该测试点布设不合理的提示作业，以供后续相应调整该测试点的布设格局，未布设有其它测试点者则结束该测试点布设检测方法的步骤。
5、根据权利要求4所述的测试点布设检测方法，其中，提供该测试点布设不合理的提示作业的方式包括以高亮方式、着色方式、及反白方式的其中一者标示各该测试点。
6、根据权利要求3所述的测试点布设检测方法，其中，撷取该测试点的位置属性信息的步骤中，复包括依据所撷取的层属性信息，侦测该层属性信息是否为底层信息，为该底层信息者便结束该测试点布设检测方法的步骤，非该底层信息者则提供一该测试点布设不合理的提示作业，以供后续相应调整该测试点的布设格局。
7、根据权利要求6所述的测试点布设检测方法，其中，提供该测试点布设不合理的提示作业的方式包括以高亮方式、着色方式、及反白方式的其中一者标示各该测试点。
8、根据权利要求1所述的测试点布设检测方法，其中，标示各该信号线的方式包括以高亮方式、着色方式、及反白方式的其中一者进行标示。
9、根据权利要求1所述的测试点布设检测方法，其中，该识别符是选自字母、数字、及特殊字所组群组的其中一者。
10、根据权利要求1所述的测试点布设检测方法，其中，该识别符是加在各该待测信号线的名称前面作为前缀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101695493A CN101430722A (zh) | 2007-11-09 | 2007-11-09 | 测试点布设检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101695493A CN101430722A (zh) | 2007-11-09 | 2007-11-09 | 测试点布设检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101430722A true CN101430722A (zh) | 2009-05-13 |
Family
ID=40646116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101695493A Pending CN101430722A (zh) | 2007-11-09 | 2007-11-09 | 测试点布设检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101430722A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479272A (zh) * | 2010-11-24 | 2012-05-30 | 英业达股份有限公司 | 设置测试点的方法 |
| CN107122551A (zh) * | 2017-04-28 | 2017-09-01 | 无锡军安电子科技有限公司 | 一种pcb网络的测试点筛选及检查方法 |
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
| CN109270438A (zh) * | 2018-11-01 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种测试电路板的方法及装置 |
| CN111880076A (zh) * | 2020-07-14 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
| CN115186622A (zh) * | 2022-07-15 | 2022-10-14 | 苏州浪潮智能科技有限公司 | Pcb设计中快速查找测试点的方法、装置、终端及存储介质 |
-
2007
- 2007-11-09 CN CNA2007101695493A patent/CN101430722A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479272A (zh) * | 2010-11-24 | 2012-05-30 | 英业达股份有限公司 | 设置测试点的方法 |
| CN107122551A (zh) * | 2017-04-28 | 2017-09-01 | 无锡军安电子科技有限公司 | 一种pcb网络的测试点筛选及检查方法 |
| CN109270438A (zh) * | 2018-11-01 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种测试电路板的方法及装置 |
| CN109270084A (zh) * | 2018-11-02 | 2019-01-25 | 郑州云海信息技术有限公司 | 基于检测ict测点确定pcb质量的方法、装置及介质 |
| CN111880076A (zh) * | 2020-07-14 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
| WO2022012048A1 (zh) * | 2020-07-14 | 2022-01-20 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
| CN111880076B (zh) * | 2020-07-14 | 2022-11-18 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、系统及相关组件 |
| CN115186622A (zh) * | 2022-07-15 | 2022-10-14 | 苏州浪潮智能科技有限公司 | Pcb设计中快速查找测试点的方法、装置、终端及存储介质 |
| CN115186622B (zh) * | 2022-07-15 | 2023-11-03 | 苏州浪潮智能科技有限公司 | Pcb设计中快速查找测试点的方法、装置、终端及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| CN101430722A (zh) | 测试点布设检测方法 | |
| Zhang et al. | Robust counterfeit PCB detection exploiting intrinsic trace impedance variations | |
| Li et al. | Chapter 1: introduction | |
| EP1012610A2 (en) | Testing the integrity of an electrical connection to a device using an onboard controllable signal source | |
| TW200914852A (en) | Electronic device testing system and method | |
| CN110494965A (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及计算机程序 | |
| US10691868B1 (en) | Process for analyzing printed circuit board and packaging manufacturing design rules | |
| US6948140B2 (en) | Methods and apparatus for characterizing board test coverage | |
| CN108181572A (zh) | 飞针测试机测试方法、装置、计算机设备及存储介质 | |
| Kim et al. | Novel TDR test method for diagnosis of interconnect failures using automatic test equipment | |
| US6895565B2 (en) | Methods for predicting board test coverage | |
| Alaoui et al. | New testing approach using near electromagnetic field probing intending to upgrade in-circuit testing of high density PCBAs | |
| CN100361122C (zh) | Ict测试用转换pcb的自动设计方法 | |
| CN103941175A (zh) | 一种边界扫描测试系统及方法 | |
| El Belghiti Alaoui et al. | Upgrading In-Circuit Test of High Density PCBAs Using Electromagnetic Measurement and Principal Component Analysis | |
| US10643018B1 (en) | System and method for determining return path quality in an electrical circuit | |
| CN201141902Y (zh) | 电子元件的检测系统 | |
| CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
| Rodriguez-Montanes et al. | Localization and electrical characterization of interconnect open defects | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| CN102540047B (zh) | 一种测试覆盖率的评估方法 | |
| JP2004132805A (ja) | 検査方法、検査装置、プログラムおよび記録媒体 | |
| Ferrario et al. | Moving from mixed signal to RF test hardware development | |
| TW200538919A (en) | System and method for checking split plane of motherboard layout |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090513 |