CN107122551A - 一种pcb网络的测试点筛选及检查方法 - Google Patents

一种pcb网络的测试点筛选及检查方法 Download PDF

Info

Publication number
CN107122551A
CN107122551A CN201710296094.5A CN201710296094A CN107122551A CN 107122551 A CN107122551 A CN 107122551A CN 201710296094 A CN201710296094 A CN 201710296094A CN 107122551 A CN107122551 A CN 107122551A
Authority
CN
China
Prior art keywords
test point
point
top layer
surface mount
formal testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710296094.5A
Other languages
English (en)
Inventor
应朝晖
宋逸骏
郭鹏
浦振宇
戴海云
刘婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
P.C.B.A Electronic (Wuxi) Co., Ltd.
Original Assignee
Wuxi Military Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Military Electronic Technology Co Ltd filed Critical Wuxi Military Electronic Technology Co Ltd
Priority to CN201710296094.5A priority Critical patent/CN107122551A/zh
Publication of CN107122551A publication Critical patent/CN107122551A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Abstract

本发明公开一种PCB网络的测试点筛选及检查方法，包括如下步骤：S101、对顶层测试点进行识别，所述顶层测试点分为通孔形式测试点和顶层表贴焊盘形式测试点；S102、对底层测试点进行识别，所述底层测试点分为通孔形式测试点和底层表贴焊盘形式测试点；S103、对顶层测试点进行检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查；S104、底层测试点检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查。本发明能够快速的实现测试点的筛选和检查，提高工作效率和准确率。

Description

一种PCB网络的测试点筛选及检查方法
技术领域
本发明涉及PCB领域，尤其涉及一种PCB网络的测试点筛选及检查方法。
背景技术
目前，部分用户要求针对所设计的所有PCB的网络均需添加测试点。现有AltiumDesigner软件的测试点放置仍然是使用手动放置的方式，由于以往放置的测试点较少(一般不超过10个)，测试点的检查方式为人工检查，在测试点少的情况下检查准确率和检查时间均满足要求，但是，对于需要对整板网络均添加测试点的情况来说，人工检查不仅费时费力，检查时还容易出现遗漏的情况，结果无法令客户满意，因此目前急需一种能快速筛选及检查测试点的方法，一方面能提高设计师和质检师的效率，另一方面能满足测试点添加检查的准确率。Altium Designer软件自动放置测试点的功能对板子的密度及设置约束要求很高，靠软件自动放置测试点可能性不高，而Altium Designer软件自动检查测试点的功能只需完成对测试点的筛选识别，后期可以直接对测试点实现自动化检查。
发明内容
本发明的目的在于通过一种PCB网络的测试点筛选及检查方法，来解决以上背景技术部分提到的问题。
为达此目的，本发明采用以下技术方案：
一种PCB网络的测试点筛选及检查方法，其包括如下步骤：
S101、对顶层测试点进行识别，其中，所述顶层测试点分为通孔形式测试点和顶层表贴焊盘形式测试点；通过对所述通孔形式测试点和所述顶层表贴焊盘形式测试点的筛选实现对顶层测试点的识别，并在识别完成后，通过顶层制造测试点(FabricationTestpoint-Top)按钮，将已识别的设置成顶层测试点；
S102、对底层测试点进行识别，其中，所述底层测试点分为通孔形式测试点和底层表贴焊盘形式测试点；通过对通孔形式测试点和底层表贴焊盘形式测试点的筛选实现对底层测试点的识别，并在识别完成后，通过底层制造测试点(Fabrication Testpoint-Bottom)按钮，将已识别的设置成底层测试点；
S103、对顶层测试点进行检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查；通过对过孔形式测试点和顶层表贴形式测试点的筛选，实现高亮错误项；
S104、底层测试点检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查；通过对过孔形式测试点和底层表贴形式测试点的筛选，实现高亮错误项。
特别地，所述步骤S101中对顶层测试点进行识别，包括：
对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径小于顶层过孔外盘径；
对顶层表贴焊盘形式测试点的识别：第一筛选条件为顶层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
特别地，所述步骤S102中对底层测试点进行识别，包括：
对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径大于顶层过孔外盘径；
对底层表贴形式测试点的识别：第一筛选条件为底层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
特别地，所述步骤S103中对顶层测试点进行检查，包括：
对过孔形式测试点的开窗检查和过孔形式测试点的识别检查：第一筛选条件为底层过孔外盘直径小于顶层过孔外盘径的过孔，第二筛选条件为顶层测试点(TestpointFabTop)属性不为真，第三筛选条件为顶层阻焊开窗(SolderMaskTentingTop)属性为真；
对顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查：第一筛选条件为顶层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为顶层测试点属性不为真，第五筛选条件为顶层阻焊开窗属性为真。
特别地，所述步骤S104中底层测试点检查，包括：
过孔形式测试点开窗检查和过孔形式测试点识别检查：第一筛选条件为底层过孔外盘直径大于顶层过孔外盘径的过孔，第二筛选条件为底层测试点(TestpointFabBottom)属性不为真，第三筛选条件为底层阻焊开窗(SolderMaskTentingBottom)属性为真；
底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查：第一筛选条件为底层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为底层测试点(TestpointFabBottom)属性为真，第五筛选条件为底层阻焊开窗(SolderMaskTentingBottom)属性为真。
本发明提出的PCB网络的测试点筛选及检查方法能够快速的实现测试点的筛选和检查，大大的减少人工的检查工作，提高工作效率和准确率。
附图说明
图1为本发明实施例提供的PCB网络的测试点筛选及检查方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容，除非另有定义，本文所使用的所有技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施例，不是旨在于限制本发明。
请参照图1所示，图1为本发明实施例提供的PCB网络的测试点筛选及检查方法流程图。
本实施例中PCB网络的测试点筛选及检查方法具体包括如下步骤：
S101、对顶层测试点进行识别，其中，所述顶层测试点分为通孔形式测试点和顶层表贴焊盘形式测试点。
于本实施例，对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径小于顶层过孔外盘径。
于本实施例，对顶层表贴焊盘形式测试点的识别：第一筛选条件为顶层表贴盘(非器件盘)，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
通过对所述通孔形式测试点和所述顶层表贴焊盘形式测试点的筛选实现对顶层测试点的识别，并在识别完成后，通过顶层制造测试点(Fabrication Testpoint-Top)按钮，将已识别的设置成顶层测试点。
S102、对底层测试点进行识别，其中，所述底层测试点分为通孔形式测试点和底层表贴焊盘形式测试点。
于本实施例，对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径大于顶层过孔外盘径。
于本实施例，对底层表贴形式测试点的识别：第一筛选条件为底层表贴盘(非器件盘)，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
通过对通孔形式测试点和底层表贴焊盘形式测试点的筛选实现对底层测试点的识别，并在识别完成后，通过底层制造测试点(Fabrication Testpoint-Bottom)按钮，将已识别的设置成底层测试点。
S103、对顶层测试点进行检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查。
在本实施例中对过孔形式测试点的开窗检查和过孔形式测试点的识别检查：第一筛选条件为底层过孔外盘直径小于顶层过孔外盘径的过孔，第二筛选条件为顶层测试点(TestpointFabTop)属性不为真，第三筛选条件为顶层阻焊开窗(SolderMaskTentingTop)属性为真。(TestpointFabTop属性为真时表示识别为测试点，SolderMaskTentingTop属性不为真时表示开窗，此处为反向搜索，查找错误项。)
在本实施例中对顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查：第一筛选条件为顶层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为顶层测试点属性不为真，第五筛选条件为顶层阻焊开窗属性为真。
通过对过孔形式测试点和顶层表贴形式测试点的筛选，实现高亮错误项
S104、底层测试点检查，其具体包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查。
在本实施例中过孔形式测试点开窗检查和过孔形式测试点识别检查：第一筛选条件为底层过孔外盘直径大于顶层过孔外盘径的过孔，第二筛选条件为底层测试点(TestpointFabBottom)属性不为真，第三筛选条件为底层阻焊开窗(SolderMaskTentingBottom)属性为真；
在本实施例中底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查：第一筛选条件为底层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为底层测试点(TestpointFabBottom)属性为真，第五筛选条件为底层阻焊开窗(SolderMaskTentingBottom)属性为真。
通过对过孔形式测试点和底层表贴形式测试点的筛选，实现高亮错误项。
本发明的技术方案能够快速的实现测试点的筛选和检查，大大的减少人工的检查工作，提高工作效率和准确率。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (5)

1.一种PCB网络的测试点筛选及检查方法，其特征在于，包括如下步骤：
S101、对顶层测试点进行识别，其中，所述顶层测试点分为通孔形式测试点和顶层表贴焊盘形式测试点；通过对所述通孔形式测试点和所述顶层表贴焊盘形式测试点的筛选实现对顶层测试点的识别，并在识别完成后，通过顶层制造测试点按钮，将已识别的设置成顶层测试点；
S102、对底层测试点进行识别，其中，所述底层测试点分为通孔形式测试点和底层表贴焊盘形式测试点；通过对通孔形式测试点和底层表贴焊盘形式测试点的筛选实现对底层测试点的识别，并在识别完成后，通过底层制造测试点按钮，将已识别的设置成底层测试点；
S103、对顶层测试点进行检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查；通过对过孔形式测试点和顶层表贴形式测试点的筛选，实现高亮错误项；
S104、底层测试点检查，其包括：过孔形式测试点开窗检查、过孔形式测试点识别检查以及底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查；通过对过孔形式测试点和底层表贴形式测试点的筛选，实现高亮错误项。
2.根据权利要求1所述的PCB网络的测试点筛选及检查方法，其特征在于，所述步骤S101中对顶层测试点进行识别，包括：
对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径小于顶层过孔外盘径；
对顶层表贴焊盘形式测试点的识别：第一筛选条件为顶层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
3.根据权利要求1所述的PCB网络的测试点筛选及检查方法，其特征在于，所述步骤S102中对底层测试点进行识别，包括：
对通孔形式测试点的识别：第一筛选条件为过孔，第二筛选条件为底层过孔外盘直径大于顶层过孔外盘径；
对底层表贴形式测试点的识别：第一筛选条件为底层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil。
4.根据权利要求1所述的PCB网络的测试点筛选及检查方法，其特征在于，所述步骤S103中对顶层测试点进行检查，包括：
对过孔形式测试点的开窗检查和过孔形式测试点的识别检查：第一筛选条件为底层过孔外盘直径小于顶层过孔外盘径的过孔，第二筛选条件为顶层测试点属性不为真，第三筛选条件为顶层阻焊开窗属性为真；
对顶层表贴形式测试点开窗检查和顶层表贴形式测试点识别检查：第一筛选条件为顶层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为顶层测试点属性不为真，第五筛选条件为顶层阻焊开窗属性为真。
5.根据权利要求1至4之一所述的PCB网络的测试点筛选及检查方法，其特征在于，所述步骤S104中底层测试点检查，包括：
过孔形式测试点开窗检查和过孔形式测试点识别检查：第一筛选条件为底层过孔外盘直径大于顶层过孔外盘径的过孔，第二筛选条件为底层测试点属性不为真，第三筛选条件为底层阻焊开窗属性为真；
底层表贴形式测试点开窗检查和底层表贴形式测试点识别检查：第一筛选条件为底层表贴盘，第二筛选条件为焊盘X轴直径为30mil，第三筛选条件为焊盘Y轴直径为30mil，第四筛选条件为底层测试点属性为真，第五筛选条件为底层阻焊开窗属性为真。
CN201710296094.5A 2017-04-28 2017-04-28 一种pcb网络的测试点筛选及检查方法 Pending CN107122551A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710296094.5A CN107122551A (zh) 2017-04-28 2017-04-28 一种pcb网络的测试点筛选及检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710296094.5A CN107122551A (zh) 2017-04-28 2017-04-28 一种pcb网络的测试点筛选及检查方法

Publications (1)

Publication Number Publication Date
CN107122551A true CN107122551A (zh) 2017-09-01

Family

ID=59726097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710296094.5A Pending CN107122551A (zh) 2017-04-28 2017-04-28 一种pcb网络的测试点筛选及检查方法

Country Status (1)

Country Link
CN (1) CN107122551A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430722A (zh) * 2007-11-09 2009-05-13 英业达股份有限公司 测试点布设检测方法
CN104422845A (zh) * 2013-08-28 2015-03-18 深圳麦逊电子有限公司 一种pcb电气性能测试点的智能四线选点方法
US20150213187A1 (en) * 2013-10-03 2015-07-30 Massachusetts Institute Of Technology System for Introspection and Annotation of Electronic Design Data
CN105592629A (zh) * 2014-10-24 2016-05-18 深圳崇达多层线路板有限公司 一种阻焊检查焊盘的设计方法
CN106202775A (zh) * 2016-07-19 2016-12-07 无锡军安电子科技有限公司 一种印制电路板的孔类问题检查方法
CN205946344U (zh) * 2016-08-23 2017-02-08 合肥鑫晟光电科技有限公司 一种测试点结构及pcb板
CN106528977A (zh) * 2016-10-26 2017-03-22 上海斐讯数据通信技术有限公司 一种光绘文件的生成方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430722A (zh) * 2007-11-09 2009-05-13 英业达股份有限公司 测试点布设检测方法
CN104422845A (zh) * 2013-08-28 2015-03-18 深圳麦逊电子有限公司 一种pcb电气性能测试点的智能四线选点方法
US20150213187A1 (en) * 2013-10-03 2015-07-30 Massachusetts Institute Of Technology System for Introspection and Annotation of Electronic Design Data
CN105592629A (zh) * 2014-10-24 2016-05-18 深圳崇达多层线路板有限公司 一种阻焊检查焊盘的设计方法
CN106202775A (zh) * 2016-07-19 2016-12-07 无锡军安电子科技有限公司 一种印制电路板的孔类问题检查方法
CN205946344U (zh) * 2016-08-23 2017-02-08 合肥鑫晟光电科技有限公司 一种测试点结构及pcb板
CN106528977A (zh) * 2016-10-26 2017-03-22 上海斐讯数据通信技术有限公司 一种光绘文件的生成方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王伟 等: "《Altium Designer 15应用与PCB设计实例》", 31 August 2016 *

Similar Documents

Publication Publication Date Title
JP4733759B2 (ja) 設計、調達及び製造の協働のためのシステム及び方法
EP3129885B1 (en) Software test automation system and method
FI118064B (fi) Äärellisen tilakonemallin luominen
US20100070909A1 (en) Method and system for simulating a plurality of devices
JP5082784B2 (ja) Ｃａｄシステム及びプログラム
US8214782B1 (en) Systems for total coverage analysis and ranking of circuit designs
US20040098689A1 (en) Rapid chip management system
US8825462B2 (en) Method and system for simulating a plurality of devices
US7093207B1 (en) Data analysis flow engine
US20080282212A1 (en) System and method enabling circuit topology recognition with auto-interactive constraint application and smart checking
US6720194B1 (en) Semiconductor characterization and production information system
CN101526916A (zh) 基于页面对象流验证在回归测试中的应用方法及系统
CN105740561A (zh) 物料清单的查验方法及系统
CN105279089A (zh) 一种获取页面元素的方法及装置
CN105092994A (zh) Esd检测方法、装置以及esd调试方法、装置
US20160188786A1 (en) Technology for temperature sensitive components in thermal processing
CN105808748A (zh) 一种mib版本对比方法和装置
CN107122551A (zh) 一种pcb网络的测试点筛选及检查方法
JP2007241774A (ja) 知見・ノウハウの体系化支援装置、その方法、プログラム
US7853442B2 (en) Printed circuit board design instruction support method and device
US20090105863A1 (en) Automated integration of feedback from field failure to order configurator for dynamic optimization of manufacturing test processes
CN109522213A (zh) 一种基于自定义测试脚本的测试方法及装置
JP4480947B2 (ja) 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム
CN106202775A (zh) 一种印制电路板的孔类问题检查方法
CN100442729C (zh) 网络协议一致性测试中被测系统的配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191223

Address after: Wuxi District of Jiangsu city of Wuxi province Qingyuan Road 214135 No. 18 Taihu International Science Park sensor network university science and Technology Park 530 Building No. C207-2

Applicant after: P.C.B.A Electronic (Wuxi) Co., Ltd.

Address before: 214028 Jiangsu Province, Wuxi City Qingyuan Road No. 18 Taihu International Science Park sensor network university science and Technology Park 530 Building No. C207-4

Applicant before: Wuxi Military Electronic Technology Co., Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20170901

RJ01 Rejection of invention patent application after publication